| 摘要 | 第1-6页 |
| Abstract | 第6-14页 |
| 第1章 绪论 | 第14-24页 |
| ·引言 | 第14页 |
| ·集成电路的功耗组成和动态功耗的数学模型 | 第14-19页 |
| ·状态转换功耗 | 第15页 |
| ·单元内部功耗 | 第15-16页 |
| ·静态功耗 | 第16-17页 |
| ·状态转换系数 | 第17-19页 |
| ·集成电路功耗估计 | 第19-21页 |
| ·动态功耗估计 | 第20页 |
| ·静态功耗估计 | 第20-21页 |
| ·门控时钟技术 | 第21-22页 |
| ·遇到的挑战及存在的问题 | 第22-23页 |
| ·本文研究的主要内容和结构安排 | 第23-24页 |
| 第2章 功耗估计问题及分析方法概述 | 第24-42页 |
| ·引言 | 第24页 |
| ·功耗的动态估计方法 | 第24-31页 |
| ·门级电路功耗动态分析和估计 | 第25-27页 |
| ·RTL功耗分析和估计 | 第27-28页 |
| ·Monte Carlo模拟方法 | 第28-31页 |
| ·功耗的静态分析方法 | 第31-40页 |
| ·概率和频率的概念 | 第31-33页 |
| ·基于概率的静态功耗估计方法 | 第33-37页 |
| ·基于熵的功耗估计 | 第37-40页 |
| ·本章小结 | 第40-42页 |
| 第3章 CMOS电路泄漏功耗分析与估算方法研究 | 第42-56页 |
| ·引言 | 第42-43页 |
| ·问题的背景 | 第43-44页 |
| ·泄漏电流的产生机制及模型 | 第44-49页 |
| ·亚阈值电流模型 | 第45-47页 |
| ·栅氧化层隧穿效应 | 第47-48页 |
| ·能带与能带之间的隧穿效应(BTBT)电流 | 第48-49页 |
| ·层叠效应 | 第49页 |
| ·电路泄漏功耗的估计 | 第49-51页 |
| ·建立基本门电路的泄漏功耗库 | 第50页 |
| ·电路的总泄漏功耗模型 | 第50-51页 |
| ·最小泄漏功耗和 MLV的求解 | 第51页 |
| ·算法实现和仿真 | 第51-55页 |
| ·遗传算法的实现 | 第51-53页 |
| ·仿真与结果 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第4章 SRAM泄漏功耗分析和估计 | 第56-70页 |
| ·引言 | 第56页 |
| ·SRAM结构组成 | 第56-57页 |
| ·SRAM结构及泄漏电流模型 | 第57-67页 |
| ·存储核心 | 第58-61页 |
| ·列读取逻辑 | 第61-63页 |
| ·列写入逻辑 | 第63-64页 |
| ·地址译码器 | 第64-66页 |
| ·读/写控制逻辑 | 第66-67页 |
| ·SRAM平均泄漏功耗估计 | 第67-68页 |
| ·输入数据的获取 | 第67页 |
| ·仿真结果及误差分析 | 第67-68页 |
| ·本章小结 | 第68-70页 |
| 第5章 组合电路最大功耗估计方法研究 | 第70-80页 |
| ·引言 | 第70-71页 |
| ·基于ATG的估计方法 | 第71-75页 |
| ·CMOS电路0延时功耗模型 | 第71-72页 |
| ·基于ATG的估计方法 | 第72-75页 |
| ·基于GSAA算法的最大功耗估计 | 第75-79页 |
| ·算法准备 | 第75-76页 |
| ·算法实现 | 第76-78页 |
| ·仿真和实验结果 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第6章 时序电路最大功耗估计方法研究 | 第80-90页 |
| ·引言 | 第80页 |
| ·CMOS时序电路功耗模型 | 第80-81页 |
| ·时序电路的相关性 | 第81-82页 |
| ·时序电路的功耗估计方法 | 第82-88页 |
| ·GSAA算法的实现 | 第83-85页 |
| ·向量对的生成 | 第85-87页 |
| ·仿真结果 | 第87-88页 |
| ·本章小结 | 第88-90页 |
| 第7章 门控时钟在低功耗设计中的应用 | 第90-102页 |
| ·引言 | 第90页 |
| ·门控时钟结构 | 第90-95页 |
| ·基本原理和结构 | 第90-94页 |
| ·门控时钟在 HDL中的实现 | 第94-95页 |
| ·建立门控时钟单元IP | 第95-97页 |
| ·门控时钟单元结构的Verilog HDL描述 | 第95-96页 |
| ·产生门控时钟单元的版图描述CDS2文件和LEF文件 | 第96页 |
| ·Timing model的产生 | 第96-97页 |
| ·LVS用的spice网表文件的产生 | 第97页 |
| ·门控时钟单元IP在嵌入式CPU CK510设计中的应用 | 第97-100页 |
| ·本章小节 | 第100-102页 |
| 第8章 总结与展望 | 第102-104页 |
| ·论文总结 | 第102-103页 |
| ·展望 | 第103-104页 |
| 参考文献 | 第104-110页 |
| 附录 | 第110-128页 |
| 攻读学位期间发表的学术论文和参加的项目 | 第128-130页 |
| 致谢 | 第130页 |