| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·课题背景及研究现状 | 第9-12页 |
| ·论文内容安排 | 第12页 |
| ·论文完成的主要工作 | 第12-13页 |
| 第二章 传输线理论基础 | 第13-19页 |
| ·PCB 上的传输线结构 | 第13-14页 |
| ·波形传输 | 第14页 |
| ·传输线参数 | 第14-19页 |
| ·特征阻抗 | 第15-17页 |
| ·传播速度、传播时间和传播距离 | 第17-19页 |
| 第三章 信号完整性的基本理论 | 第19-30页 |
| ·信号完整性基本概念 | 第19-21页 |
| ·传输线的反射 | 第21-22页 |
| ·串扰 | 第22-26页 |
| ·容性耦合 | 第23-25页 |
| ·感性耦合 | 第25-26页 |
| ·综合串扰 | 第26页 |
| ·同步开关噪声 | 第26-30页 |
| ·芯片内部开关噪声 | 第28-29页 |
| ·芯片外部开关噪声 | 第29-30页 |
| 第四章 信号完整性解决方法与仿真分析 | 第30-48页 |
| ·信号反射与端接技术 | 第30-37页 |
| ·信号反射的形成 | 第30-32页 |
| ·阻抗匹配与端接方案 | 第32-37页 |
| ·端接技术的仿真分析 | 第37-41页 |
| ·串扰分析 | 第41-42页 |
| ·串扰仿真 | 第42-48页 |
| ·两线间距P 对串扰大小的影响 | 第42-43页 |
| ·两线平行长度L 对串扰的影响 | 第43-44页 |
| ·干扰源信号频率对串扰的影响 | 第44页 |
| ·干扰源上升时间对串扰的影响 | 第44-45页 |
| ·地平面对串扰的影响 | 第45-46页 |
| ·针对串扰的几点重要结论 | 第46-48页 |
| 第五章 基于信号完整性的高速PCB 设计方法 | 第48-53页 |
| ·传统的PCB 板设计方法 | 第48-49页 |
| ·基于信号完整性分析的PCB 设计方法 | 第49-50页 |
| ·设计方法与现有EDA 软件的结合 | 第50-51页 |
| ·IBIS 模型 | 第51-52页 |
| ·MENTOR GRAPHICS 公司的HYPERLYNX 仿真软件 | 第52-53页 |
| 第六章 基于SI 分析的高速数据采集传输卡的设计 | 第53-75页 |
| ·系统设计 | 第53-55页 |
| ·AD9430 芯片简介 | 第53-54页 |
| ·CPLD 芯片简介 | 第54页 |
| ·U582.0 设备控制芯片—CY7C68013 | 第54-55页 |
| ·SDRAM | 第55页 |
| ·基于信号完整性分析的PCB 设计过程 | 第55-64页 |
| ·原理图中的信号完整性设计 | 第55-58页 |
| ·PCB 中的信号完整性设计 | 第58-64页 |
| ·关键网络的信号完整性分析 | 第64-68页 |
| ·布线前仿真 | 第64-65页 |
| ·布线后仿真 | 第65-68页 |
| ·AD 测试与分析 | 第68-75页 |
| ·ADC 的动态参数 | 第68-69页 |
| ·A/D 转换器动态参数的测试方法 | 第69-75页 |
| 第七章 结论 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 在学期间的研究成果 | 第79-80页 |
| 附录 | 第80页 |