0.6μm CMOS 622Mb/s高速分接器设计
| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-6页 |
| 致谢 | 第6-9页 |
| 插图、表格清单 | 第9-11页 |
| 第一章 前言 | 第11-18页 |
| ·当前国际微电子发展趋势 | 第11-12页 |
| ·我国集成电路技术的现状 | 第12页 |
| ·集成电路的分类 | 第12-14页 |
| ·集成电路的设计流程 | 第14-16页 |
| ·集成电路的工艺 | 第16页 |
| ·课题的来源、研究目的和意义 | 第16-18页 |
| ·课题的来源 | 第17页 |
| ·研究目的和意义 | 第17-18页 |
| 第二章 光纤传输系统与分接器 | 第18-30页 |
| ·光纤传输系统概述 | 第18-20页 |
| ·复接与分接的原理 | 第20-25页 |
| ·复接和分接 | 第20-23页 |
| ·SDH及其复用结构 | 第23-25页 |
| ·SDH技术特点 | 第23-24页 |
| ·SDH速率等级 | 第24页 |
| ·SDH复用结构 | 第24-25页 |
| ·分接器的基本结构 | 第25-30页 |
| ·串型结构的分接器 | 第25-26页 |
| ·并型结构的分接器 | 第26-27页 |
| ·树型结构的分接器 | 第27-30页 |
| 第三章 分接器系统设计 | 第30-33页 |
| ·系统特点 | 第30页 |
| ·系统结构 | 第30-32页 |
| ·系统结构描述 | 第30-31页 |
| ·芯片的引脚说明 | 第31-32页 |
| ·系统性能指标 | 第32-33页 |
| 第四章 分接器电路设计 | 第33-49页 |
| ·数字电路概述 | 第33-34页 |
| ·数字电路的性能分析 | 第34-41页 |
| ·反相器的性能分析 | 第34-39页 |
| ·反相器的静态特性 | 第35-36页 |
| ·反相器的动态特性 | 第36-37页 |
| ·功耗和延迟功耗积 | 第37-39页 |
| ·触发器 | 第39-41页 |
| ·触发器和锁存器 | 第39-40页 |
| ·触发器的性能要求 | 第40-41页 |
| ·SCFL电路的性能分析 | 第41-46页 |
| ·差分电路差模传输特性 | 第41-43页 |
| ·SCFL电路结构和特点 | 第43-44页 |
| ·SCFL结构锁存器 | 第44-46页 |
| ·分频器的设计 | 第46页 |
| ·限幅放大器 | 第46-47页 |
| ·输入输出接口电路 | 第47-49页 |
| 第五章 版图设计 | 第49-53页 |
| ·版图设计步骤 | 第49-50页 |
| ·版图设计注意事项 | 第50-51页 |
| ·闩锁效应 | 第51-52页 |
| ·其他 | 第52页 |
| ·芯片版图 | 第52-53页 |
| 第六章 仿真 | 第53-57页 |
| ·逻辑功能的仿真 | 第53-55页 |
| ·时钟分频电路的仿真 | 第55-57页 |
| 第七章 芯片测试 | 第57-61页 |
| ·逻辑功能测试 | 第58-60页 |
| ·分频器测试 | 第60-61页 |
| 第八章 总结 | 第61-62页 |
| 参考文献 | 第62-63页 |
