基于PCI总线的高速数据采集卡的研制
| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-13页 |
| §1.1 数据采集的意义和任务 | 第10页 |
| §1.2 数据采集的发展现状 | 第10-11页 |
| §1.3 论文的设计目标 | 第11-13页 |
| 第二章 PCI局部总线及其协议芯片 | 第13-30页 |
| §2.1 PCI局部总线的基本概念和主要特征 | 第13-14页 |
| §2.2 PCI总线的信号组 | 第14-15页 |
| §2.3 PCI总线协议机制 | 第15-18页 |
| §2.4 PCI配置空间 | 第18-21页 |
| ·PCI配置空间结构 | 第18-19页 |
| ·配置首部区简介 | 第19-21页 |
| §2.5 S5933协议芯片 | 第21-30页 |
| ·S5933结构 | 第22-23页 |
| ·S5933操作寄存器 | 第23-25页 |
| ·S5933信号描述 | 第25-27页 |
| ·S5933 FIFO通道 | 第27-30页 |
| 第三章 数据采集卡的硬件设计 | 第30-41页 |
| §3.1 数据采集卡的总体设计 | 第30-31页 |
| §3.2 A／D转换电路设计 | 第31-35页 |
| ·AD9220芯片功能介绍 | 第31-34页 |
| ·模拟驱动电路设计 | 第34-35页 |
| §3.3 接口设计 | 第35-36页 |
| ·S5933和PCI总线的连接 | 第35页 |
| ·NV存储器接口设计 | 第35-36页 |
| ·ADD-ON总线接口设计 | 第36页 |
| ·AD9220与锁存芯片接口设计 | 第36页 |
| §3.4 逻辑控制电路的设计 | 第36-41页 |
| ·S5933、FIFO读端口时序逻辑设计 | 第36-38页 |
| ·FIFO写端口控制逻辑设计 | 第38-39页 |
| ·锁存电路控制逻辑设计 | 第39-41页 |
| 第四章 软件设计 | 第41-52页 |
| §4.1 VxD简介 | 第41-46页 |
| ·VxD程序结构 | 第41-43页 |
| ·VxD消息机制 | 第43-44页 |
| ·VxD运行机制 | 第44-45页 |
| ·VxD通信机制 | 第45-46页 |
| §4.2 数据采集卡VxD驱动程序设计 | 第46-51页 |
| ·初始化模块 | 第46-47页 |
| ·FIFO数据传输 | 第47-49页 |
| ·中断处理模块 | 第49-50页 |
| ·与应用程序的通信 | 第50-51页 |
| §4.3 设备信息文件 | 第51-52页 |
| 第五章 系统的仿真调试 | 第52-55页 |
| §5.1 S5933的配置下载 | 第52-53页 |
| §5.2 系统控制电路的仿真与调试 | 第53-55页 |
| ·S5933、FIFO读端口时序逻辑仿真调试 | 第53页 |
| ·FIFO写端口控制逻辑仿真调试 | 第53-54页 |
| ·锁存电路控制逻辑仿真调试 | 第54-55页 |
| 结束语 | 第55-56页 |
| 致谢 | 第56-57页 |
| 作者在攻读硕士学位期间发表的论文 | 第57-58页 |
| 参考文献 | 第58页 |
