| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| §1.1 课题研究背景 | 第12页 |
| §1.2 片上调试概述 | 第12-13页 |
| §1.3 片上调试技术的发展趋势 | 第13-14页 |
| §1.4 课题研究内容与结果 | 第14-15页 |
| §1.5 本文的组织结构 | 第15-16页 |
| 第二章 DSP体系结构 | 第16-23页 |
| §2.1 中央处理器(CPU)结构 | 第16-17页 |
| §2.2 CPU数据通路 | 第17-18页 |
| §2.3 YHFT-DSP指令结构概述 | 第18-20页 |
| §2.4 YHFT-DSP流水线概述 | 第20-21页 |
| §2.5 YHFT-DSP存储通路 | 第21-23页 |
| 第三章 基于JTAG标准的DSP仿真/测试硬件结构的设计 | 第23-37页 |
| §3.1 JTAP的设计 | 第24-27页 |
| §3.2 JIR的设计 | 第27-28页 |
| ·JIR的结构 | 第27页 |
| ·JIR的指令 | 第27-28页 |
| §3.3 ECR的设计 | 第28-30页 |
| ·ECR的结构 | 第29页 |
| ·ECR各个域的功能 | 第29-30页 |
| §3.4 代码剖析 | 第30-31页 |
| §3.5 存储器内建自测试 | 第31-36页 |
| ·专用外部引脚控制BIST | 第34-35页 |
| ·兼容JTAG标准的命令控制BIST | 第35页 |
| ·软件指令控制BIST | 第35-36页 |
| §3.6 本章小结 | 第36-37页 |
| 第四章 基于JTAG标准的DSP仿真/测试结构的软件设计 | 第37-56页 |
| §4.1 集成开发环境概述 | 第37-39页 |
| §4.2 读写存储空间 | 第39-41页 |
| ·读存储空间 | 第39-40页 |
| ·写存储空间 | 第40-41页 |
| §4.3 流水线的仿真控制 | 第41-43页 |
| §4.4 存储器自测试 | 第43页 |
| §4.5 存储系统一致性维护 | 第43-47页 |
| ·读存储系统一致性维护 | 第43-45页 |
| ·写存储系统一致性维护 | 第45-47页 |
| §4.6 设置、取消软件断点 | 第47-53页 |
| ·设置软件断点 | 第48-51页 |
| ·取消软件断点 | 第51-53页 |
| §4.7 设置、取消硬件断点 | 第53-55页 |
| §4.8 本章小结 | 第55-56页 |
| 第五章 DSP仿真/测试结构的软硬件联合验证 | 第56-64页 |
| §5.1 FPGA特点与验证的优越性 | 第56-57页 |
| §5.2 YHFT-DSP的FPGA验证系统的硬件设计 | 第57-58页 |
| ·FPGA芯片的选取 | 第57页 |
| ·验证系统硬件设计 | 第57-58页 |
| §5.3 验证系统的软硬件联合调试 | 第58-63页 |
| ·寄存器的观察与修改 | 第59-60页 |
| ·存储器器的观察与修改 | 第60-61页 |
| ·断点的设置与取消 | 第61-62页 |
| ·单步执行 | 第62-63页 |
| ·代码剖析 | 第63页 |
| §5.4 本章小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| §6.1 工作总结 | 第64-65页 |
| §6.2 工作展望 | 第65-66页 |
| 致谢 | 第66页 |
| 参考文献 | 第66-68页 |
| 作者在学期间取得的学术成果 | 第68-70页 |
| 附录A 保留空间使用表 | 第70-74页 |
