高性能低功耗嵌入式SRAM的设计与实现
| 摘要 | 第1-13页 |
| ABSTRACT | 第13-14页 |
| 第一章 绪论 | 第14-19页 |
| ·课题研究背景 | 第14-16页 |
| ·相关研究 | 第16-17页 |
| ·本文的主要工作 | 第17-18页 |
| ·本文的组织结构 | 第18-19页 |
| 第二章 SRAM概述 | 第19-29页 |
| ·静态随机存取存储器SRAM的总体结构 | 第19-20页 |
| ·SRAM存储基本单元 | 第20-23页 |
| ·四管存储单元结构 | 第21页 |
| ·1管SRAM | 第21-22页 |
| ·经典的六管存储单元 | 第22-23页 |
| ·SRAM单元的工作原理 | 第23-25页 |
| ·数据写入 | 第23-24页 |
| ·数据读出 | 第24页 |
| ·数据保持 | 第24-25页 |
| ·SRAM高速低功耗设计相关理论与技术 | 第25-29页 |
| ·SRAM低功耗设计 | 第25-26页 |
| ·SRAM高性能设计 | 第26-29页 |
| 第三章 低功耗SRAM的电路设计 | 第29-47页 |
| ·SRAM的划分 | 第29-31页 |
| ·分割字线和分割位线技术 | 第31-34页 |
| ·分割字线技术 | 第31-32页 |
| ·分割位线的结构 | 第32-33页 |
| ·分割字线与分割位线相结合 | 第33-34页 |
| ·纯静态多级译码方案和字线脉冲技术 | 第34-38页 |
| ·预译码方案 | 第34-35页 |
| ·优化的译码结构 | 第35-38页 |
| ·复制位线技术 | 第38-41页 |
| ·复制字线技术 | 第41-43页 |
| ·SRAM自定时技术 | 第43-45页 |
| ·SRAM自定时技术 | 第43-44页 |
| ·SRAM自定时电路设计 | 第44-45页 |
| ·灵敏放大器设计 | 第45-47页 |
| 第四章 低功耗SRAM版图设计及模拟 | 第47-58页 |
| ·SRAM版图布局规划 | 第47-48页 |
| ·SRAM存储单元版图设计 | 第48-50页 |
| ·SRAM译码单元版图设计 | 第50-52页 |
| ·预充电路版图设计 | 第52-53页 |
| ·读写通路版图设计与模拟 | 第53-56页 |
| ·功耗模拟 | 第56-58页 |
| 第五章 高性能SRAM设计 | 第58-71页 |
| ·SRAM的体系结构 | 第58-59页 |
| ·译码通路的设计 | 第59-62页 |
| ·行译码的设计 | 第59-60页 |
| ·列译码的设计 | 第60-62页 |
| ·SRAM的时序控制 | 第62-64页 |
| ·时序控制模块的设计 | 第62-63页 |
| ·读写时序控制 | 第63-64页 |
| ·数据通路的设计 | 第64-68页 |
| ·读写数据通路的设计 | 第64-66页 |
| ·数据输入输出部分设计 | 第66-68页 |
| ·双阈值技术 | 第68-70页 |
| ·小结 | 第70-71页 |
| 第六章 高性能SRAM的验证与测试 | 第71-79页 |
| ·高性能SRAM的验证 | 第71-72页 |
| ·高性能SRAM的测试 | 第72-78页 |
| ·扫描测试 | 第73-74页 |
| ·测试芯片的设计 | 第74-75页 |
| ·测试系统实现及测试结果 | 第75-78页 |
| ·小结 | 第78-79页 |
| 第七章 结束语 | 第79-81页 |
| ·全文的工作总结 | 第79-80页 |
| ·工作展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
