| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-15页 |
| ·课题研究背景 | 第12-13页 |
| ·课题研究内容 | 第13-14页 |
| ·本文组织结构 | 第14-15页 |
| 第二章 并行前缀加法器算法分析 | 第15-27页 |
| ·加法器相关研究 | 第15-19页 |
| ·并行前缀算法分析 | 第19-23页 |
| ·并行前缀加法器的研究与比较 | 第23-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 64位整数加法器结构设计 | 第27-47页 |
| ·静态门与动态逻辑在应用上的比较 | 第27-29页 |
| ·静态门的特点与应用 | 第27页 |
| ·动态逻辑的特点与应用 | 第27-29页 |
| ·整数加法器功能设计 | 第29-31页 |
| ·信号定义 | 第29-30页 |
| ·无符号加/减运算 | 第30-31页 |
| ·有符号加/减运算 | 第31页 |
| ·加法器电路结构设计 | 第31-46页 |
| ·64位Han-Carlson树形结构的改进 | 第32-34页 |
| ·进位树结构设计 | 第34-40页 |
| ·四位串行进位加法器结构设计 | 第40-42页 |
| ·时钟分布网络设计 | 第42-43页 |
| ·判“溢出”逻辑设计 | 第43-44页 |
| ·符号位“扩展”逻辑设计 | 第44页 |
| ·“异或”与“同或”逻辑设计 | 第44-45页 |
| ·总体电路设计 | 第45页 |
| ·模拟与分析 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 信号完整性问题的分析及相关考虑 | 第47-63页 |
| ·电荷泄漏 | 第47-48页 |
| ·电荷泄漏产生的原因 | 第47页 |
| ·电荷泄漏对电路造成的影响 | 第47-48页 |
| ·常用的解决办法 | 第48页 |
| ·电荷分享 | 第48-51页 |
| ·电荷分享产生机理 | 第48-49页 |
| ·电荷分享对电路造成的影响 | 第49页 |
| ·常用的解决办法 | 第49-51页 |
| ·电容耦合及其影响 | 第51-54页 |
| ·本设计的相关考虑 | 第54-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 加法器层次化全定制版图设计与互连延时优化分析 | 第63-75页 |
| ·全定制版图设计流程 | 第63-65页 |
| ·版图布局规划与设计 | 第65-69页 |
| ·版图布局规划 | 第65-66页 |
| ·单元版图设计 | 第66-69页 |
| ·全局版图设计 | 第69页 |
| ·长互连线延时优化技术分析 | 第69-72页 |
| ·加法器版图模拟与分析 | 第72-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 结束语 | 第75-77页 |
| ·课题工作总结 | 第75-76页 |
| ·未来工作展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 作者在学期间取得的学术成果 | 第82-83页 |
| 作者在学期间参与的科研项目 | 第83页 |