| 摘要 | 第1-5页 |
| Abstract | 第5-12页 |
| 第一章 绪论 | 第12-17页 |
| ·NOC 技术的研究背景 | 第12-13页 |
| ·国内外研究现状 | 第13-16页 |
| ·论文的结构和开展的工作 | 第16-17页 |
| 第二章 NOC 及相关技术介绍 | 第17-26页 |
| ·NOC 的拓扑结构 | 第17-20页 |
| ·直接型网络拓扑 | 第18-19页 |
| ·间接型网络拓扑 | 第19-20页 |
| ·路由技术 | 第20-23页 |
| ·包交换技术 | 第20-21页 |
| ·虚拟通道(Virtual Channel) | 第21-22页 |
| ·虚电路交换技术 | 第22-23页 |
| ·路由算法 | 第23-25页 |
| ·确定路由(Deterministic Routing) | 第23-25页 |
| ·自适应路由（Adaptive Routing） | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 NOC 路由节点微结构 | 第26-48页 |
| ·NOC 路由节点分类 | 第26-29页 |
| ·输入缓存队列(Input Queuing) | 第26-27页 |
| ·输出缓存队列(Output Queuing) | 第27页 |
| ·虚拟输出队列缓存队列（VOQ） | 第27-28页 |
| ·结合的输入/输出缓存队列（CIOQ） | 第28页 |
| ·NI（Network Interface）接口 | 第28-29页 |
| ·输入缓存方式的路由节点微结构 | 第29-36页 |
| ·输入模块 | 第30-35页 |
| ·输出模块 | 第35页 |
| ·资源评估 | 第35-36页 |
| ·VOQ+输出缓存方式的路由节点微结构 | 第36-42页 |
| ·双缓存路由节点微结构 | 第36-39页 |
| ·资源评估 | 第39-40页 |
| ·性能评估 | 第40-42页 |
| ·可设置优先级的路由节点微结构 | 第42-47页 |
| ·基于Lottery 仲裁机制的路由节点结构 | 第43页 |
| ·Lottery 仲裁器 | 第43-44页 |
| ·性能仿真结果 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 双模通信方式NOC 结构设计 | 第48-57页 |
| ·黑总线简介 | 第49-52页 |
| ·静态路由路径 | 第50页 |
| ·ID 的分配 | 第50-52页 |
| ·双模通信方式NOC 路由节点设计 | 第52-54页 |
| ·RTL 级实现及性能评估 | 第54-56页 |
| ·本章总结 | 第56-57页 |
| 第五章 动态可重配置技术实现 | 第57-80页 |
| ·可重构技术简介 | 第57-62页 |
| ·可重构系统的分类 | 第58-61页 |
| ·可重构技术的应用 | 第61-62页 |
| ·基于FPGA 的动态可重配置技术实现 | 第62-64页 |
| ·FPGA 简介 | 第62-63页 |
| ·基于FPGA 的动态可重构技术 | 第63-64页 |
| ·动态局部可重配置技术在FPGA 上的实现 | 第64-79页 |
| ·动态局部可重配置（Dynamic Partial Reconfiguration）简介 | 第64-65页 |
| ·XUP V2P 开发板 | 第65-67页 |
| ·EAPR 设计流程 | 第67-74页 |
| ·实现及结论 | 第74-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-81页 |
| ·总结 | 第80页 |
| ·展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-87页 |
| 攻硕期间取得的研究成果 | 第87-88页 |