基于FPGA的时间数字转换器（TDC）技术的研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 引言 | 第8页 |
| 1.2 PET介绍 | 第8-10页 |
| 1.2.1 PET简介 | 第8-9页 |
| 1.2.2 PET工作原理 | 第9-10页 |
| 1.2.3 研究TOF PET的意义 | 第10页 |
| 1.3 国内外发展现状和趋势 | 第10页 |
| 1.4 时间数字转换器的概念 | 第10-14页 |
| 1.5 本文内容及安排 | 第14页 |
| 1.6 本章小结 | 第14-15页 |
| 第2章 时间数字转换器实现方法 | 第15-27页 |
| 2.1 FPGA的介绍 | 第15-18页 |
| 2.1.1 FPGA的选型 | 第16页 |
| 2.1.2 FPGA底层逻辑结构 | 第16-17页 |
| 2.1.3 FPGA设计流程 | 第17-18页 |
| 2.2 精密时间测量法 | 第18-21页 |
| 2.2.1 锁存器和缓冲器构成差分延迟链 | 第18-19页 |
| 2.2.2 游标卡尺法 | 第19-20页 |
| 2.2.3 多相位时钟法 | 第20-21页 |
| 2.2.4 抽头延迟线法 | 第21页 |
| 2.3 进位链构造 | 第21-25页 |
| 2.3.1 加法器 | 第22-23页 |
| 2.3.2 FPGA底层原语 | 第23-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第3章 时间数字转换电路总体设计方案 | 第27-35页 |
| 3.1 TDC整体设计 | 第27-33页 |
| 3.1.1 系统时钟产生模块 | 第27-28页 |
| 3.1.2 “粗”时间测量 | 第28-29页 |
| 3.1.3 “细”时间测量 | 第29-30页 |
| 3.1.4 数据缓存模块 | 第30-31页 |
| 3.1.5 译码模块 | 第31-32页 |
| 3.1.6 数据传输模块 | 第32-33页 |
| 3.2 软件设计与实现 | 第33-34页 |
| 3.2.1 数据获取系统 | 第33-34页 |
| 3.2.2 数据分析软件 | 第34页 |
| 3.3 本章小结 | 第34-35页 |
| 第4章 TDC的主要性能参数及测试结果 | 第35-42页 |
| 4.1 时间数字测量的主要参数 | 第35-40页 |
| 4.1.1 微分非线性DNL与积分非线性INL | 第35-37页 |
| 4.1.2 RMS时间精度测量 | 第37-38页 |
| 4.1.3 平均码密度测试 | 第38-39页 |
| 4.1.4 其他参数 | 第39-40页 |
| 4.2 稳定性测试 | 第40-41页 |
| 4.3 本章小结 | 第41-42页 |
| 第5章 总结与展望 | 第42-43页 |
| 参考文献 | 第43-47页 |
| 攻读学位期间的研究成果 | 第47-48页 |
| 致谢 | 第48页 |
