高速高精度低功耗流水线ADC的研究
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文的主要内容和结构 | 第10-12页 |
| 2 流水线ADC的结构和工作原理 | 第12-26页 |
| 2.1 流水线ADC的选取 | 第12-13页 |
| 2.2 模数转换的工作原理 | 第13-15页 |
| 2.3 流水线ADC系统结构 | 第15-16页 |
| 2.4 流水线ADC系统关键组成单元 | 第16-24页 |
| 2.4.1 采样保持电路 | 第16-18页 |
| 2.4.2 MDAC电路 | 第18-20页 |
| 2.4.3 子ADC电路 | 第20-22页 |
| 2.4.4 数字校准延迟电路 | 第22-24页 |
| 2.5 流水线ADC主要性能指标 | 第24-25页 |
| 2.5.1 静态指标 | 第24页 |
| 2.5.2 动态指标 | 第24-25页 |
| 2.6 本章小节 | 第25-26页 |
| 3 流水线ADC的功耗分析 | 第26-40页 |
| 3.1 流水线ADC的总功耗 | 第26-29页 |
| 3.1.1 采样保持电路和MDAC的功耗 | 第26-28页 |
| 3.1.2 子ADC电路的功耗 | 第28-29页 |
| 3.2 功耗优化以及电容缩减技术 | 第29-38页 |
| 3.2.1 级精度的选择理论 | 第30-33页 |
| 3.2.2 电容缩减技术 | 第33-38页 |
| 3.3 本章小结 | 第38-40页 |
| 4 流水线ADC主要模块的分析与建模 | 第40-62页 |
| 4.1 流水线ADC的总体结构 | 第40页 |
| 4.2 采样保持电路模块及分析 | 第40-54页 |
| 4.2.1 采样保持电路理想建模 | 第41页 |
| 4.2.2 开关热噪声 | 第41-42页 |
| 4.2.3 运放噪声 | 第42-43页 |
| 4.2.4 总体噪声的分析 | 第43-44页 |
| 4.2.5 流水线ADC总噪声建模 | 第44-45页 |
| 4.2.6 运放的有限增益误差 | 第45-46页 |
| 4.2.7 运放有限增益误差模型的建立 | 第46-47页 |
| 4.2.8 时钟抖动误差 | 第47-48页 |
| 4.2.9 时钟抖动误差模型的建立 | 第48-49页 |
| 4.2.10 运放输出信号不完全建立误差及模型 | 第49-53页 |
| 4.2.11 带有非理想因素的采样保持电路建模 | 第53-54页 |
| 4.3 首级流水线模块及其分析 | 第54-57页 |
| 4.3.1 子ADC的模型 | 第54-55页 |
| 4.3.2 子DAC的模型 | 第55-56页 |
| 4.3.3 电容失配误差 | 第56页 |
| 4.3.4 首级流水线的模型 | 第56-57页 |
| 4.4 3 bit flash ADC | 第57-58页 |
| 4.5 流水线ADC延迟模块 | 第58-59页 |
| 4.6 流水线ADC的数字校正模块 | 第59-60页 |
| 4.7 本章总结 | 第60-62页 |
| 5 流水线ADC整体模型的建立与仿真 | 第62-70页 |
| 5.1 流水线ADC的模型 | 第62-64页 |
| 5.2 流水线的主要参数的计算 | 第64-66页 |
| 5.3 流水线ADC的仿真 | 第66-67页 |
| 5.4 流水线ADC动态性能仿真 | 第67-68页 |
| 5.5 流水线ADC静态性能仿真 | 第68页 |
| 5.6 本章小节 | 第68-70页 |
| 6 总结与展望 | 第70-72页 |
| 6.1 总结 | 第70-71页 |
| 6.2 展望 | 第71-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-77页 |
