可扩展8通道超声相控阵信号接收单元的初步研究与实现
摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 绪论 | 第11-19页 |
1.1 课题背景与意义 | 第11-14页 |
1.2 相控阵接收单元及信号处理研究现状 | 第14-17页 |
1.3 本文研究的主要内容 | 第17-19页 |
第二章 超声相控阵原理及关键技术 | 第19-35页 |
2.1 超声检测声学基础 | 第19-21页 |
2.1.1 声学理论 | 第19-20页 |
2.1.2 波动方程 | 第20-21页 |
2.2 阵列信号处理 | 第21-31页 |
2.2.1 频率-波数响应 | 第21-24页 |
2.2.2 线性阵列 | 第24-26页 |
2.2.3 相控偏转 | 第26-29页 |
2.2.4 相控聚焦 | 第29-31页 |
2.3 相控阵延时精度影响 | 第31-34页 |
2.3.1 延时精度与对比度 | 第31-32页 |
2.3.2 延时精度与声束偏转 | 第32-33页 |
2.3.3 延时精度与焦距 | 第33-34页 |
2.4 本章小结 | 第34-35页 |
第三章 超声相控阵接收单元硬件电路设计 | 第35-51页 |
3.1 总体设计方案 | 第35-37页 |
3.1.1 接收单元设计的总体要求 | 第35-36页 |
3.1.2 系统的总体框架 | 第36-37页 |
3.2 信号调理模块的设计 | 第37-39页 |
3.2.1 前置放大器的设计 | 第37页 |
3.2.2 滤波电路的设计 | 第37-39页 |
3.3 高速模数转换电路设计 | 第39-43页 |
3.3.1 模数转换芯片的选择 | 第39-40页 |
3.3.2 ADC外围电路的配置 | 第40-43页 |
3.4 FPGA核心电路设计 | 第43-45页 |
3.4.1 FPGA芯片选型 | 第43页 |
3.4.2 FPGA下载配置模块设计 | 第43-44页 |
3.4.3 并行数据接口配置 | 第44-45页 |
3.5 主控MCU电路设计 | 第45-46页 |
3.5.1 主控MCU接口配置 | 第45-46页 |
3.5.2 MCU通信模块 | 第46页 |
3.6 接收单元公共电路设计 | 第46-49页 |
3.6.1 时钟模块设计 | 第46-47页 |
3.6.2 电源模块的设计 | 第47-49页 |
3.7 PCB板的设计 | 第49-50页 |
3.8 本章小结 | 第50-51页 |
第四章 超声相控阵接收单元软件设计 | 第51-75页 |
4.1 总体设计 | 第51-52页 |
4.2 多速率信号处理 | 第52-58页 |
4.2.1 信号插值 | 第52-56页 |
4.2.2 信号抽取 | 第56-58页 |
4.2.3 Nobel恒等式 | 第58页 |
4.3 CIC内插滤波器 | 第58-62页 |
4.3.1 单级CIC数字滤波器 | 第59-60页 |
4.3.2 多级CIC数字滤波器 | 第60-62页 |
4.4 基于CIC的FPGA延时模块 | 第62-67页 |
4.4.1 缓存模块 | 第62-63页 |
4.4.2 CIC插值模块的FPGA实现 | 第63-66页 |
4.4.3 抽取延时模块 | 第66-67页 |
4.5 接收单元对外数据接口设计 | 第67-73页 |
4.5.1 接收单元对外数据接口需求 | 第67-68页 |
4.5.2 FPGA控制ADC模块 | 第68页 |
4.5.3 主控MCU接口设计 | 第68-71页 |
4.5.4 数据累加传输系统结构 | 第71-73页 |
4.6 本章小结 | 第73-75页 |
第五章 接收单元硬件试验与软件测试 | 第75-83页 |
5.1 FPGA调试 | 第75页 |
5.2 前端硬件电路测试 | 第75-78页 |
5.2.1 放大电路测试 | 第76-77页 |
5.2.2 AD采样电路测试 | 第77-78页 |
5.3 延时算法测试 | 第78-80页 |
5.4 系统整体测试 | 第80-81页 |
5.5 数据传输测试 | 第81-82页 |
5.6 本章小结 | 第82-83页 |
第六章 总结与展望 | 第83-85页 |
6.1 总结 | 第83页 |
6.2 展望 | 第83-85页 |
参考文献 | 第85-89页 |
致谢 | 第89-90页 |
攻读硕士学位期间发表学术论文 | 第90页 |