| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 引言 | 第9-11页 |
| 1 绪论 | 第11-14页 |
| 1.1 课题研究背景 | 第11页 |
| 1.2 课题研究意义 | 第11-12页 |
| 1.3 本论文总体框架 | 第12-14页 |
| 2 CMOS电路功耗分析及低功耗减少技术 | 第14-22页 |
| 2.1 CMOS电路功耗分析 | 第14-17页 |
| 2.1.1 动态功耗 | 第14-15页 |
| 2.1.2 静态功耗 | 第15-17页 |
| 2.2 低功耗减少技术 | 第17-21页 |
| 2.2.1 动态功耗减少技术 | 第17-18页 |
| 2.2.2 静态功耗减少技术 | 第18-21页 |
| 2.3 本章小结 | 第21-22页 |
| 3 绝热电路介绍 | 第22-32页 |
| 3.1 绝热电路工作原理 | 第22页 |
| 3.2 绝热电路概述 | 第22-25页 |
| 3.2.1 绝热电路工作原理 | 第22-25页 |
| 3.3 几种典型绝热逻辑电路 | 第25-30页 |
| 3.3.1 ECRL绝热逻辑电路 | 第25-26页 |
| 3.3.2 PAL-2N绝热逻辑电路 | 第26-28页 |
| 3.3.3 CPAL绝热逻辑电路 | 第28-29页 |
| 3.3.4 CAL绝热逻辑电路 | 第29-30页 |
| 3.4 本章小结 | 第30-32页 |
| 4 新型钟控传输门自举绝热逻辑电路设计 | 第32-47页 |
| 4.1 钟控传输门自举绝热逻辑电路及工作原理 | 第32-40页 |
| 4.2 能耗分析 | 第40-41页 |
| 4.2.1 钟控传输门自举绝热逻辑电路的绝热功耗 | 第40页 |
| 4.2.2 钟控传输门自举绝热逻辑电路的非绝热功耗 | 第40-41页 |
| 4.3 钟控传输门自举绝热基本逻辑门电路 | 第41-46页 |
| 4.3.1 基本逻辑门电路设计 | 第41-45页 |
| 4.3.2 最大工作频率分析 | 第45-46页 |
| 4.4 本章小结 | 第46-47页 |
| 5 基于钟控传输门自举绝热结构的组合电路和时序电路设计 | 第47-59页 |
| 5.1 一位全加器设计 | 第47-49页 |
| 5.2 绝热JK触发器设计 | 第49-51页 |
| 5.3 绝热10进制计数器设计 | 第51-53页 |
| 5.4 基于双阈值技术的绝热一位全加器设计 | 第53-55页 |
| 5.4.1 功耗分析 | 第54-55页 |
| 5.5 基于功控技术的绝热器10进制计数器设计 | 第55-58页 |
| 5.6 本章小结 | 第58-59页 |
| 6 基于FinFET器件绝热逻辑电路设计 | 第59-65页 |
| 6.1 FinFET技术 | 第59-60页 |
| 6.2 基于FinFET器件绝热JK触发器设计 | 第60-64页 |
| 6.3 本章小结 | 第64-65页 |
| 7 总结 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 在学研究成果 | 第71-72页 |
| 致谢 | 第72页 |