基于双阈值电压分配算法的芯片功耗优化设计及研究
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-13页 |
| 1 绪论 | 第13-19页 |
| ·课题背景及研究意义 | 第13-15页 |
| ·课题背景 | 第13-14页 |
| ·研究意义 | 第14-15页 |
| ·研究现状 | 第15-16页 |
| ·课题主要内容及安排 | 第16-19页 |
| ·课题主要内容 | 第16-17页 |
| ·论文组织结构 | 第17-19页 |
| 2 低功耗的分析及研究 | 第19-40页 |
| ·CMOS电路功耗 | 第19-24页 |
| ·动态功耗 | 第19-20页 |
| ·短路功耗 | 第20-22页 |
| ·静态功耗 | 第22-23页 |
| ·动态功耗与静态功耗的矛盾 | 第23-24页 |
| ·低功耗设计方法与物理实施 | 第24-39页 |
| ·低功耗设计方法综述 | 第24-25页 |
| ·门级功耗优化技术 | 第25-27页 |
| ·门控时钟 | 第27-31页 |
| ·多阈值电压法 | 第31-32页 |
| ·多电源多电压法 | 第32-34页 |
| ·电源关断技术 | 第34-38页 |
| ·动态电压与频率调节法 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 3 双阈值电压分配算法 | 第40-48页 |
| ·基本原理 | 第40-41页 |
| ·电路模型 | 第41-42页 |
| ·双阈值电压分配算法 | 第42-47页 |
| ·双阈值电压技术背景 | 第42-43页 |
| ·双阈值电压分配算法的提出 | 第43-45页 |
| ·电路遍历及初步优化 | 第45-46页 |
| ·电路遍历及精细优化 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 4 嵌入式CPU的物理实现及算法验证 | 第48-69页 |
| ·嵌入式CPU的体系特点及功能模块 | 第48-49页 |
| ·嵌入式CPU的物理设计与验证 | 第49-65页 |
| ·前期数据准备和逻辑综合 | 第51-52页 |
| ·布图规划与布局 | 第52-55页 |
| ·时钟树综合 | 第55-57页 |
| ·布线与串扰 | 第57-58页 |
| ·静态时序分析(STA) | 第58-60页 |
| ·验证技术 | 第60-65页 |
| ·基于双阈值电压分配算法的功耗优化 | 第65-67页 |
| ·功耗优化流程 | 第65-66页 |
| ·功耗优化结果 | 第66-67页 |
| ·本章小结 | 第67-69页 |
| 5 结论与展望 | 第69-71页 |
| ·全文总结 | 第69页 |
| ·研究展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 作者简介 | 第75-76页 |
| 攻读学位期间科研成果 | 第76页 |
