| 中文摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·集成电路产业发展的现状 | 第10-11页 |
| ·低功耗技术的研究意义 | 第11-12页 |
| ·本文研究的内容和意义 | 第12-14页 |
| 第二章 低功耗技术研究 | 第14-29页 |
| ·功耗的发展现状 | 第14-15页 |
| ·功耗的分类 | 第15-19页 |
| ·动态功耗 | 第15-18页 |
| ·静态功耗 | 第18-19页 |
| ·功耗优化技术 | 第19-28页 |
| ·算法级低功耗设计 | 第20-21页 |
| ·体系结构级低功耗设计 | 第21页 |
| ·寄存器传输级的低功耗设计 | 第21-24页 |
| ·逻辑门级低功耗设计 | 第24-25页 |
| ·晶体管级低功耗设计 | 第25-26页 |
| ·静态功耗优化方法 | 第26-28页 |
| ·低功耗技术的应用 | 第28-29页 |
| 第三章 无线接入 SOC 芯片的低功耗综合策略研究 | 第29-41页 |
| ·无线接入芯片概述 | 第29-30页 |
| ·Power Compiler 功耗计算的原理 | 第30-35页 |
| ·R TL 级功耗估计 | 第32-35页 |
| ·无线接入SOC 芯片的低功耗逻辑综合流程 | 第35-38页 |
| ·门控技术功耗优化 | 第35-36页 |
| ·PowerCompiler 低功耗综合的约束条件 | 第36-38页 |
| ·无线接入芯片低功耗综合结果 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 无线接入 SOC 芯片的低功耗物理实现的研究 | 第41-64页 |
| ·总体流程及选用的EDA 工具 | 第41-42页 |
| ·FloorPlan 阶段的工作 | 第42-46页 |
| ·floorPlan 阶段的主要工作 | 第42-43页 |
| ·布局阶段的低功耗设计方法研究 | 第43-46页 |
| ·标准单元摆放阶段的工作 | 第46-47页 |
| ·标准单元摆放要完成的工作 | 第46页 |
| ·标准单元摆放的功耗考虑 | 第46-47页 |
| ·时钟树综合阶段的工作 | 第47-53页 |
| ·时钟树综合完成的工作 | 第47-50页 |
| ·时钟树综合阶段的功耗优化策略 | 第50-53页 |
| ·布线(Routing)阶段的工作 | 第53-56页 |
| ·全局布线和详细布线所做的工作 | 第53-55页 |
| ·布线中的功耗优化策略 | 第55-56页 |
| ·寄生参数提取和延迟计算 | 第56-57页 |
| ·电源分析和功耗分析 | 第57-60页 |
| ·设计规则检查（DRC） | 第60-61页 |
| ·LVS（Layout Versus Schematic）验证 | 第61-62页 |
| ·本章小结 | 第62-64页 |
| 第五章 总结与展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69页 |
