雷达信号处理器测试台中通信接口卡的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-16页 |
| ·课题的研究背景及意义 | 第8-9页 |
| ·国内外研究概况及动态 | 第9-15页 |
| ·国外研究概况及动态 | 第9-11页 |
| ·国内研究概况及动态 | 第11-15页 |
| ·本文的研究内容 | 第15-16页 |
| 第二章 系统总体设计 | 第16-24页 |
| ·系统方案的总体设计 | 第16-19页 |
| ·系统设计要求 | 第16-17页 |
| ·系统设计思想 | 第17页 |
| ·系统设计原则 | 第17-18页 |
| ·采用技术措施 | 第18-19页 |
| ·系统的组成及工作方式 | 第19-23页 |
| ·系统的组成 | 第19-22页 |
| ·系统的工作方式 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 通信接口卡硬件模块化设计 | 第24-49页 |
| ·多逻辑控制器组合模块设计 | 第25-26页 |
| ·USB通信模块设计 | 第26-31页 |
| ·USB接口控制芯片选型 | 第27-28页 |
| ·EZ-USB FX2 结构特点 | 第28-29页 |
| ·通信接口设计 | 第29-31页 |
| ·McBSP串行通信模块设计 | 第31-37页 |
| ·多通道缓冲串口（McBSP）介绍 | 第31-32页 |
| ·信号的接口与控制寄存器 | 第32-33页 |
| ·McBSP串口时序分析 | 第33页 |
| ·McBSP接口设计 | 第33-35页 |
| ·McBSP逻辑实现 | 第35-37页 |
| ·高速数据缓冲模块设计 | 第37-42页 |
| ·FPGA对高速FIFO的控制 | 第38-39页 |
| ·FPGA内缓冲模块设计 | 第39-42页 |
| ·总线背板接口模块设计 | 第42-48页 |
| ·LVDS组成原理 | 第42-44页 |
| ·LVDS的抗噪特性 | 第44页 |
| ·LVDS传输的应用 | 第44-47页 |
| ·LVDS传输的通信协议 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 数据传输协议 | 第49-70页 |
| ·数据上传 | 第49-62页 |
| ·上传数据编帧分析 | 第49-52页 |
| ·上传数据帧结构设计 | 第52-54页 |
| ·信号采集的实现 | 第54-60页 |
| ·数据上传的实现 | 第60-62页 |
| ·数据下传 | 第62-66页 |
| ·下传数据的格式 | 第63-64页 |
| ·下传数据实现 | 第64-66页 |
| ·通信过程中差错控制 | 第66-69页 |
| ·CRC码校验原理 | 第66-67页 |
| ·CRC码的运算过程分析 | 第67-68页 |
| ·差错控制实现 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 结论和展望 | 第70-72页 |
| ·结论 | 第70页 |
| ·工作展望 | 第70-72页 |
| 附录 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士期间发表的论文及所取的研究成果 | 第77-78页 |
| 致谢 | 第78页 |
