指令缓存数据阵列的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-21页 |
| ·X处理器介绍 | 第12-14页 |
| ·课题研究背景 | 第14-18页 |
| ·课题研究内容及意义 | 第18-19页 |
| ·课题研究主要工作与成果 | 第19-20页 |
| ·本文的组织结构 | 第20-21页 |
| 第二章 ICD电路设计与验证 | 第21-41页 |
| ·一级缓存介绍 | 第21页 |
| ·设计目标和端口说明 | 第21-22页 |
| ·电路设计 | 第22-36页 |
| ·基本位元电路设计 | 第22-25页 |
| ·预充电路设计 | 第25-26页 |
| ·译码电路设计 | 第26-30页 |
| ·控制电路设计 | 第30-33页 |
| ·灵敏放大器电路设计 | 第33-34页 |
| ·整体电路图模拟验证 | 第34-36页 |
| ·动态电路噪声分析 | 第36-40页 |
| ·本章小结 | 第40-41页 |
| 第三章 ICD版图设计与验证 | 第41-58页 |
| ·版图设计方法策略 | 第41-46页 |
| ·全定制版图设计流程 | 第46-47页 |
| ·单元版图模块设计验证 | 第47-51页 |
| ·整体版图设计与模拟验证 | 第51-57页 |
| ·整体版图设计 | 第51-52页 |
| ·版图模拟与验证 | 第52-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 宏单元视图创建与分析 | 第58-70页 |
| ·宏单元LEF视图提取 | 第58-61页 |
| ·时序模型建立 | 第61-69页 |
| ·小模块时序模型的建立 | 第61-64页 |
| ·宏模块时序模型的建立 | 第64-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 测试 | 第70-80页 |
| ·MBISTArchitect工具介绍 | 第70-72页 |
| ·MBISTArchitect的模型定义 | 第72-74页 |
| ·MBISTAtchitect输入输出文件 | 第72-73页 |
| ·存储器模型的基本定义方法 | 第73-74页 |
| ·缺陷的类型与测试算法 | 第74-76页 |
| ·缺陷类型 | 第74-76页 |
| ·测试算法 | 第76页 |
| ·BIST逻辑的产生 | 第76-78页 |
| ·本章小结 | 第78-80页 |
| 第六章 结束语 | 第80-82页 |
| ·课题工作总结 | 第80页 |
| ·未来工作展望 | 第80-82页 |
| 致谢 | 第82-84页 |
| 参考文献 | 第84-87页 |
| 作者在学期间取得的学术成果 | 第87页 |
