二级Cache Tag中SRAM的全定制设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究背景 | 第12-13页 |
| ·SRAM 的发展趋势 | 第12-13页 |
| ·SRAM 发展面临的难题 | 第13页 |
| ·SRAM 的国内外研究现状 | 第13-14页 |
| ·国外研究现状 | 第13-14页 |
| ·国内研究现状 | 第14页 |
| ·论文主要工作 | 第14-15页 |
| ·论文组织结构 | 第15-17页 |
| 第二章 SRAM 设计的关键技术 | 第17-26页 |
| ·SRAM 的基本结构 | 第17-18页 |
| ·SRAM 的工作原理 | 第18-19页 |
| ·SRAM 设计的关键技术 | 第19-24页 |
| ·SRAM 低功耗设计 | 第19-23页 |
| ·SRAM 的高速设计 | 第23-24页 |
| ·二级CACHE TAG 中的SRAM | 第24-25页 |
| ·Cache 和tag | 第24-25页 |
| ·L2T 中的SRAM 设计目标 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 L2T SRAM 设计和实现 | 第26-45页 |
| ·SRAM 的总体结构设计 | 第26-28页 |
| ·高速SRAM 单元设计 | 第28-31页 |
| ·SRAM 单元结构 | 第28页 |
| ·SRAM 存储单元工作原理 | 第28-29页 |
| ·SRAM 单元主要性能参数分析 | 第29-31页 |
| ·预充电路设计 | 第31-32页 |
| ·常用预充机制分析 | 第31-32页 |
| ·预充电路设计 | 第32页 |
| ·译码电路设计 | 第32-37页 |
| ·分级译码设计 | 第32-35页 |
| ·反相器链的设计 | 第35-37页 |
| ·灵敏放大器设计 | 第37-42页 |
| ·灵敏放大器的工作原理 | 第37-38页 |
| ·灵敏放大器的分类 | 第38-41页 |
| ·高速灵敏放大器的优化设计 | 第41-42页 |
| ·比较电路设计 | 第42-44页 |
| ·高扇入电路设计技术 | 第42-43页 |
| ·高扇入同或门比较电路设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 L2T SRAM 版图设计 | 第45-58页 |
| ·版图设计流程与设计方法 | 第45-46页 |
| ·版图设计布局布线策略 | 第46-47页 |
| ·晶体管布局方法 | 第47-49页 |
| ·SRAM 结构化版图设计 | 第49-57页 |
| ·存储体单元版图设计 | 第49-51页 |
| ·预充电路版图设计 | 第51-52页 |
| ·译码电路版图设计 | 第52-55页 |
| ·灵敏放大器版图设计 | 第55页 |
| ·同或门比较电路版图设计 | 第55-56页 |
| ·整体版图效果 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 L2T SRAM 验证与测试 | 第58-77页 |
| ·SRAM 验证仿真技术 | 第58-60页 |
| ·模拟验证技术 | 第58-59页 |
| ·物理验证技术 | 第59页 |
| ·静态验证技术 | 第59-60页 |
| ·形式验证技术 | 第60页 |
| ·L2T SRAM 的模拟与分析 | 第60-64页 |
| ·译码电路的模拟与分析 | 第60-62页 |
| ·灵敏放大器的模拟与分析 | 第62页 |
| ·高扇入比较电路的模拟与分析 | 第62-63页 |
| ·全局模拟 | 第63-64页 |
| ·内建自测试设计 | 第64-70页 |
| ·内建自测试结构 | 第64-65页 |
| ·SRAM 常见故障分析 | 第65-67页 |
| ·SRAM 内建自测试算法 | 第67-68页 |
| ·SRAM 内建自测试电路设计 | 第68-70页 |
| ·芯片测试 | 第70-76页 |
| ·扫描测试思想 | 第70-71页 |
| ·测试辅助电路 | 第71-73页 |
| ·投片测试方案 | 第73-76页 |
| ·本章小结 | 第76-77页 |
| 第六章 结束语 | 第77-79页 |
| ·课题工作总结 | 第77-78页 |
| ·未来工作展望 | 第78-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 攻读硕士期间发表的论文 | 第83页 |
