| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第一章 总论 | 第11-18页 |
| 1.1 研究背景 | 第11页 |
| 1.2 以太网的应用需求 | 第11-13页 |
| 1.3 以太网芯片的现状 | 第13-14页 |
| 1.4 AXI4.0简介 | 第14-16页 |
| 1.4.1 AXI4.0特性 | 第14-15页 |
| 1.4.2 AXI与 AHB对比 | 第15页 |
| 1.4.3 AXI3.0与AXI4.0 比较 | 第15-16页 |
| 1.5 课题研究目标 | 第16页 |
| 1.5.1 AXI4.0 接口 | 第16页 |
| 1.5.2 以太网接口 | 第16页 |
| 1.5.3 DMA引擎 | 第16页 |
| 1.5.4 数据包处理器 | 第16页 |
| 1.6 本章小结 | 第16-18页 |
| 第二章 千兆位以太网IP的相关理论 | 第18-25页 |
| 2.1 千兆位以太网接口协议IEEE802.3 介绍 | 第18页 |
| 2.2 媒介访问控制器 | 第18页 |
| 2.3 直接内存存取 | 第18-23页 |
| 2.3.1 DMA优点分析 | 第19-21页 |
| 2.3.2 DMA工作原理 | 第21-23页 |
| 2.4 千兆媒体独立接口 | 第23页 |
| 2.5 卸载 | 第23-24页 |
| 2.5.1 LSO介绍 | 第23-24页 |
| 2.5.2 TSO介绍 | 第24页 |
| 2.6 本章小结 | 第24-25页 |
| 第三章 IP总体架构设计 | 第25-34页 |
| 3.1 总体结构 | 第25-26页 |
| 3.2 媒介访问控制器 | 第26-28页 |
| 3.3 包处理器 | 第28-31页 |
| 3.4 DMA引擎 | 第31-33页 |
| 3.4.1 DMA功能设计 | 第31-32页 |
| 3.4.2 DMA架构设计 | 第32-33页 |
| 3.5 AXI4.0 控制器 | 第33页 |
| 3.6 本章小结 | 第33-34页 |
| 第四章 主要模块详细设计 | 第34-63页 |
| 4.1 媒介访问控制器详细设计 | 第34-41页 |
| 4.1.1 功能介绍及架构图 | 第34-35页 |
| 4.1.2 接口信号列表及时序图 | 第35-40页 |
| 4.1.3 发送状态机设计 | 第40-41页 |
| 4.1.4 接收状态机设计 | 第41页 |
| 4.2 包处理器详细设计 | 第41-54页 |
| 4.2.1 功能介绍及架构图 | 第42-44页 |
| 4.2.2 接口信号列表及时序图 | 第44-48页 |
| 4.2.3 发送端数据处理 | 第48-51页 |
| 4.2.4 接收端数据处理 | 第51-54页 |
| 4.3 DMA引擎详细设计 | 第54-60页 |
| 4.3.1 功能介绍及架构图 | 第54-55页 |
| 4.3.2 接口信号列表及时序图 | 第55-58页 |
| 4.3.3 DMA接收引擎关键技术 | 第58-59页 |
| 4.3.4 DMA发送引擎关键技术 | 第59-60页 |
| 4.4 AXI控制器详细设计 | 第60-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 测试平台、测试规范及测试结果 | 第63-75页 |
| 5.1 UVM验证平台简介 | 第63-64页 |
| 5.2 本IP的验证平台架构 | 第64-65页 |
| 5.3 以太网VIP | 第65-66页 |
| 5.4 本设计的仿真验证 | 第66-74页 |
| 5.4.1 GMAC验证 | 第67-69页 |
| 5.4.2 包处理器验证 | 第69-71页 |
| 5.4.3 DMA引擎验证 | 第71-73页 |
| 5.4.4 AXI验证 | 第73-74页 |
| 5.5 本章小结 | 第74-75页 |
| 第六章 总结及未来展望 | 第75-77页 |
| 6.1 总结 | 第75-76页 |
| 6.2 课题进一步研究方向及未来展望 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-80页 |
| 攻读硕士学位期间已发表或录用的论文 | 第80-82页 |