基于互补阻性开关的逻辑器件设计方法研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.3 主要研究内容及结构安排 | 第16-18页 |
| 第2章 忆阻器理论 | 第18-33页 |
| 2.1 忆阻器概念 | 第18页 |
| 2.2 Crossbar阵列 | 第18-20页 |
| 2.2.1 Crossbar结构 | 第18-19页 |
| 2.2.2 3D CMOS忆阻器混合结构 | 第19-20页 |
| 2.3 BRS模型及仿真 | 第20-23页 |
| 2.3.1 BRS模型 | 第20-21页 |
| 2.3.2 SPICE仿真实现 | 第21-23页 |
| 2.4 漏电流问题 | 第23-26页 |
| 2.4.1 漏电流产生 | 第23-24页 |
| 2.4.2 解决方案 | 第24-26页 |
| 2.5 CRS基本原理 | 第26-28页 |
| 2.6 忆阻器逻辑设计 | 第28-32页 |
| 2.6.1 IMP逻辑 | 第29-31页 |
| 2.6.2 MRL逻辑 | 第31-32页 |
| 2.6.3 其它逻辑应用 | 第32页 |
| 2.7 小结 | 第32-33页 |
| 第3章 一位比较器设计 | 第33-41页 |
| 3.1 CRS的FSM | 第33-34页 |
| 3.2 一位比较器设计 | 第34-39页 |
| 3.2.1 一位比较器基本逻辑 | 第34页 |
| 3.2.2 一位比较器设计 | 第34-36页 |
| 3.2.3 实验仿真 | 第36-39页 |
| 3.3 性能分析 | 第39页 |
| 3.4 小结 | 第39-41页 |
| 第4章 一位半加器设计 | 第41-47页 |
| 4.1 双层CRS的FSM | 第41-42页 |
| 4.2 一位半加器设计 | 第42-44页 |
| 4.2.1 一位半加器基本逻辑 | 第42页 |
| 4.2.2 一位半加器设计 | 第42-44页 |
| 4.2.3 实验仿真 | 第44页 |
| 4.3 性能分析 | 第44-46页 |
| 4.4 小结 | 第46-47页 |
| 结论 | 第47-49页 |
| 参考文献 | 第49-54页 |
| 附录A 攻读学位期间发表的学术论文 | 第54-55页 |
| 致谢 | 第55页 |
