| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 本文的研究内容 | 第12页 |
| 1.4 论文组织结构 | 第12-14页 |
| 第2章 基于众核平台的入侵检测系统模型 | 第14-26页 |
| 2.1 TileraTile-Gx系列众核平台 | 第14-18页 |
| 2.1.1 TILE-Gx处理器系统架构 | 第14-17页 |
| 2.1.2 TILE-Gx处理器内存管理策略 | 第17-18页 |
| 2.2 现有x86架构主流入侵检测系统架构分析 | 第18-22页 |
| 2.2.1 Auto模式 | 第19-21页 |
| 2.2.2 AutoFP模式 | 第21-22页 |
| 2.2.3 Worker模式 | 第22页 |
| 2.3 基于并行队列的分布式数据流处理模型 | 第22-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第3章 基于众核平台的入侵检测关键技术 | 第26-43页 |
| 3.1 众核平台高性能数据捕获技术 | 第26-31页 |
| 3.1.1 传统平台数据捕获技术分析 | 第26-27页 |
| 3.1.2 基于Mpipe的高性能数据捕获平台设计 | 第27-31页 |
| 3.2 众核平台内存访问控制技术 | 第31-39页 |
| 3.2.1 改进的无锁队列核间通信技术 | 第31-35页 |
| 3.2.2 Ncxunblockpool内存池技术 | 第35-39页 |
| 3.3 基于插件的高可扩展协议检测技术 | 第39-41页 |
| 3.3.1 插件平台原理 | 第40页 |
| 3.3.2 插件平台结构设计 | 第40-41页 |
| 3.4 本章小结 | 第41-43页 |
| 第4章 基于众核平台的入侵检测系统的设计与实现 | 第43-60页 |
| 4.1 系统总体设计 | 第43-45页 |
| 4.2 系统主要模块详细设计 | 第45-59页 |
| 4.2.1 数据接收模块设计 | 第45-47页 |
| 4.2.2 流重组模块设计 | 第47-52页 |
| 4.2.3 消息队列设计 | 第52-55页 |
| 4.2.4 检测模块设计 | 第55-59页 |
| 4.3 本章小结 | 第59-60页 |
| 第5章 基于众核平台的入侵检测系统性能评估 | 第60-66页 |
| 5.1 系统测试环境 | 第60页 |
| 5.2 系统性能评估指标和评估结果 | 第60-65页 |
| 5.2.1 Fastforwardrecyclequeue性能评估 | 第60-61页 |
| 5.2.2 Ncxunblockpool内存池性能评估 | 第61-62页 |
| 5.2.3 基于插件的检测模块性能评估 | 第62-63页 |
| 5.2.4 系统综合性能评估 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读学位期间发表的学术论文 | 第70-72页 |
| 致谢 | 第72页 |
