| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 引言 | 第6-7页 |
| 第一章 原型验证的目的 | 第7-8页 |
| 第一节 原型验证能做些什么 | 第7页 |
| 第二节 原型验证不能做些什么 | 第7-8页 |
| 第二章 FPGA器件结构 | 第8-21页 |
| 第一节 SOC与FPGA在结构上的差异 | 第8页 |
| 第二节 Spartan-6系列FPGA结构 | 第8-10页 |
| 第三节 CLB(Configurable Logic Block) | 第10-14页 |
| 第四节 LUT memory and block memory | 第14页 |
| 第五节 FPGA Clocking Resources | 第14-19页 |
| 第六节 DSP48A1 Slice | 第19-20页 |
| 第七节 小结 | 第20-21页 |
| 第三章 原型验证流程 | 第21-25页 |
| 第四章 原型验证项目管理与策略 | 第25-31页 |
| 第一节 原型验证启动和RTL代码更新节点 | 第25页 |
| 第二节 验证范围 | 第25-26页 |
| 第三节 资源评估和FPGA选型 | 第26-28页 |
| 第四节 决定原型验证平台性能的因素 | 第28-29页 |
| 第五节 决定FPGA实现速度的因素 | 第29-30页 |
| 第六节 小结 | 第30-31页 |
| 第五章 原型验证板的硬件设计 | 第31-35页 |
| 第一节 现有FPGA主板介绍 | 第31-32页 |
| 第二节 互联结构打平整体优化 | 第32-33页 |
| 第三节 信号完整性和电源完整性 | 第33-34页 |
| 第四节 PCB设计流程 | 第34页 |
| 第五节 小结 | 第34-35页 |
| 第六章 原型验证中SOC TO FPGA转换 | 第35-54页 |
| 第一节 Code转换条目 | 第35页 |
| 第二节 处理FPGA TOP | 第35-37页 |
| 第三节 时钟结构 | 第37-46页 |
| 第四节 存储器替换 | 第46-51页 |
| 第五节 定制电路的处理 | 第51-52页 |
| 第六节 TCL Script | 第52-53页 |
| 第七节 小结 | 第53-54页 |
| 第七章 时序收敛和优化 | 第54-58页 |
| 第一节 时序收敛流程 | 第54页 |
| 第二节 实现评估 | 第54-55页 |
| 第三节 综合 | 第55页 |
| 第四节 约束 | 第55-56页 |
| 第五节 时序分析 | 第56页 |
| 第六节 布局布线 | 第56-57页 |
| 第七节 False Path和Multi-Cycle-Path | 第57页 |
| 第八节 Floorplanning | 第57页 |
| 第九节 提高性能的几种方法 | 第57页 |
| 第十节 小结 | 第57-58页 |
| 第八章 IP和高速接口的处理 | 第58-60页 |
| 第一节 IP类型 | 第59页 |
| 第二节 IP综合优化特点 | 第59-60页 |
| 第三节 小结 | 第60页 |
| 第九章 原型验证前端设计要求 | 第60-66页 |
| 第一节 设计流程的建议 | 第61-63页 |
| 第二节 交付件 | 第63页 |
| 第三节 RTL设计规范 | 第63-65页 |
| 第四节 小结 | 第65-66页 |
| 第十章 NFC项目原型验证范例 | 第66-91页 |
| 第一节 NFC原型验证项目介绍 | 第66-67页 |
| 第二节 NFC验证平台介绍 | 第67-68页 |
| 第三节 NFC验证方案 | 第68-70页 |
| 第四节 NFC验证项目管理 | 第70-75页 |
| 第五节 PCB硬件设计 | 第75-79页 |
| 第六节 综合实现策略 | 第79-88页 |
| 第七节 样片测试结果 | 第88-89页 |
| 第八节 芯片原型样机 | 第89-90页 |
| 第九节 演示系统 | 第90-91页 |
| 第十一章 总结 | 第91-92页 |
| 附录：参考资料 | 第92-94页 |
| 致谢 | 第94-95页 |
