摘要 | 第5-7页 |
ABSTRACT | 第7-9页 |
目录 | 第10-12页 |
第一章 绪论 | 第12-25页 |
1.1 ESD 产生机理和研究意义 | 第12-13页 |
1.2 ESD 模型概述 | 第13-19页 |
1.2.1 人体放电模型 | 第13-15页 |
1.2.2 机器放电模型 | 第15-16页 |
1.2.3 器件充电模型 | 第16-17页 |
1.2.4 传输线脉冲 | 第17-18页 |
1.2.5 其他放电模型 | 第18-19页 |
1.3 ESD 防护器件设计指标 | 第19-23页 |
1.3.1 ESD 防护器件 I-V 特性与设计要求 | 第19-21页 |
1.3.2 高压 ESD 防护器件特点 | 第21-23页 |
1.4 本文的主要工作和创新 | 第23-25页 |
第二章 表面电流抑制模型与外延型 LDMOS ESD 器件 | 第25-57页 |
2.1 引言 | 第25-27页 |
2.2 表面电流抑制模型 | 第27-35页 |
2.2.1 ESD 性能与表面电流集中的关系 | 第27-32页 |
2.2.2 表面电流集中产生机理及表面电流抑制技术 | 第32-35页 |
2.3 LDMOS 软击穿问题与优化 | 第35-45页 |
2.3.1 LDMOS 软击穿产生机理 | 第35-36页 |
2.3.2 20V LDMOS 软击穿优化 | 第36-40页 |
2.3.3 40V LDMOS 软击穿优化 | 第40-45页 |
2.4 LDMOS 源-衬结构优化 | 第45-55页 |
2.4.1 衬底寄生电阻对 ESD 特性影响 | 第45-47页 |
2.4.2 衬底寄生电阻的参数分析 | 第47-52页 |
2.4.3 实验验证 | 第52-55页 |
2.5 本章小结 | 第55-57页 |
第三章 SOI 基 PDP 驱动 IC 高压电源钳位 ESD 防护 | 第57-81页 |
3.1 引言 | 第57-58页 |
3.2 PDP 驱动 IC 高压电源钳位 | 第58-59页 |
3.3 高压二极管用作 PDP 驱动 IC 高压电源钳位 | 第59-63页 |
3.3.1 高压二极管正向导通特性 | 第60-62页 |
3.3.2 高压二极管反向击穿特性 | 第62-63页 |
3.4 DD LIGBT 用作 PDP 驱动 IC 高压电源钳位 | 第63-72页 |
3.4.1 DD LIGBT 器件结构及 I-V 特性 | 第63-64页 |
3.4.2 DD LIGBT 电流泄放机制 | 第64-67页 |
3.4.3 DD LIGBT 抗闩锁特性 | 第67-70页 |
3.4.4 参数优化设计 | 第70-72页 |
3.5 实验与测试 | 第72-79页 |
3.5.1 工艺流程设计 | 第72-74页 |
3.5.2 版图优化设计 | 第74页 |
3.5.3 实测结果与分析 | 第74-79页 |
3.6 本章小结 | 第79-81页 |
第四章 单晶型 LDMOS 器件 ESD 防护 | 第81-102页 |
4.1 5V CMOS 工艺中 LDMOS-SCR 器件 ESD 特性 | 第81-91页 |
4.1.1 LDMOS 器件在 5V CMOS 工艺中应用背景 | 第81-82页 |
4.1.2 低压 LDMOS 及 LDMOS-SCR 器件结构 | 第82-84页 |
4.1.3 工作机理及双回扫特性 | 第84-87页 |
4.1.4 LDMOS-SCR 二次回扫特性优化 | 第87-89页 |
4.1.5 实验验证和 TLP 测试 | 第89-90页 |
4.1.6 本节工作展望 | 第90-91页 |
4.2 700V 超高压 LDMOS 器件 ESD 特性 | 第91-101页 |
4.2.1 700V LDMOS 器件结构及 I-V 特性 | 第92-95页 |
4.2.2 700V LDMOS 器件结构参数优化 | 第95-97页 |
4.2.3 纵向引流 700V LDMOS-VPNP ESD 泄放机理 | 第97-99页 |
4.2.4 纵向引流 700V LDMOS-VPNP 参数讨论 | 第99-100页 |
4.2.5 纵向引流 700V LDMOS-VPNP 版图设计 | 第100-101页 |
4.3 本章小结 | 第101-102页 |
第五章 总结与展望 | 第102-105页 |
5.1 总结 | 第102-103页 |
5.2 后续工作展望 | 第103-105页 |
致谢 | 第105-106页 |
参考文献 | 第106-115页 |
攻读博士学位期间取得的成果 | 第115-117页 |