基于FPGA的乐曲硬件演奏系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 研究背景 | 第11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 研究的现实意义和前景 | 第12-14页 |
| 1.4 研究内容 | 第14页 |
| 1.5 本章小结 | 第14-15页 |
| 第二章 理论综述 | 第15-21页 |
| 2.1 EDA 和 VHDL 语言介绍 | 第15-16页 |
| 2.1.1 HDL 语言 | 第15页 |
| 2.1.2 VHDL 语言 | 第15-16页 |
| 2.2 音符频率的获得 | 第16-18页 |
| 2.3 乐曲节奏的控制 | 第18页 |
| 2.4 音符与频率的关系 | 第18-19页 |
| 2.5 FPGA 结构与工作原理 | 第19-20页 |
| 2.6 本章小结 | 第20-21页 |
| 第三章 系统需求分析 | 第21-28页 |
| 3.1 系统需求目标 | 第21页 |
| 3.2 系统功能需求 | 第21-22页 |
| 3.2.1 自动播放功能 | 第21页 |
| 3.2.2 乐曲切换功能 | 第21-22页 |
| 3.2.3 暂停播放功能 | 第22页 |
| 3.2.4 音量调节功能 | 第22页 |
| 3.3 系统硬件需求 | 第22-24页 |
| 3.3.1 FPGA | 第22-23页 |
| 3.3.2 LED 数码管 | 第23-24页 |
| 3.4 系统性能需求 | 第24页 |
| 3.5 开发环境 | 第24-26页 |
| 3.5.1 集成开发环境 | 第24-25页 |
| 3.5.2 仿真环境 | 第25-26页 |
| 3.5.3 下载环境及下载流程 | 第26页 |
| 3.6 本章小结 | 第26-28页 |
| 第四章 系统设计 | 第28-38页 |
| 4.1 系统工作原理 | 第28-29页 |
| 4.2 系统设计流程 | 第29页 |
| 4.3 系统顶层设计 | 第29-30页 |
| 4.4 硬件电路设计 | 第30-34页 |
| 4.5 模块设计 | 第34-37页 |
| 4.5.1 分频预置数模块 | 第34页 |
| 4.5.2 时钟分频模块 | 第34页 |
| 4.5.3 数控分频模块 | 第34-35页 |
| 4.5.4 地址发生器模块 | 第35页 |
| 4.5.5 存储模块 | 第35-36页 |
| 4.5.6 逻辑控制模块 | 第36-37页 |
| 4.6 本章小结 | 第37-38页 |
| 第五章 系统实现 | 第38-66页 |
| 5.1 软件部分实现过程 | 第38-53页 |
| 5.1.1 分配引脚以及项目仿真 | 第38-44页 |
| 5.1.2 顶层电路 VHDL 程序设计 | 第44-45页 |
| 5.1.3 音符数据 ROM 文件的定制 | 第45-50页 |
| 5.1.4 音乐节拍和音调发生器模块 | 第50-53页 |
| 5.2 硬件部分实现过程 | 第53-63页 |
| 5.2.1 分频预置数模块 | 第53-56页 |
| 5.2.2 地址发生器模块 | 第56页 |
| 5.2.3 时钟分频模块 | 第56-59页 |
| 5.2.4 数控分频模块 | 第59-62页 |
| 5.2.5 存储模块 | 第62-63页 |
| 5.3 硬件下载 | 第63-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 系统仿真与调试 | 第66-70页 |
| 6.1 波形仿真 | 第66-67页 |
| 6.1.1 音乐节拍和音调发生器模块的仿真 | 第66页 |
| 6.1.2 分频预置数查表模块的仿真 | 第66-67页 |
| 6.1.3 音乐符数控分频模块的仿真 | 第67页 |
| 6.2 系统调试 | 第67-68页 |
| 6.2.1 硬件调试 | 第67-68页 |
| 6.2.2 软件调试 | 第68页 |
| 6.3 功能及性能测试 | 第68-69页 |
| 6.4 本章小结 | 第69-70页 |
| 第七章 总结 | 第70-72页 |
| 7.1 总结 | 第70页 |
| 7.2 展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
