| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第12-21页 |
| 1.1 研究背景与意义 | 第12-14页 |
| 1.2 TIADC的国内外研究历史与现状 | 第14-18页 |
| 1.3 本文的主要贡献与创新 | 第18-19页 |
| 1.4 本论文的结构安排 | 第19-21页 |
| 第二章 TIADC并行采集系统 | 第21-37页 |
| 2.1 TIADC系统模型 | 第21-22页 |
| 2.2 TIADC系统误差分析 | 第22-28页 |
| 2.2.1 TIADC误差来源 | 第23-24页 |
| 2.2.2 TIADC存在误差时的输出频谱 | 第24-28页 |
| 2.3 TIADC误差对系统性能的影响 | 第28-36页 |
| 2.3.1 两通道TIADC中误差影响分析 | 第28-34页 |
| 2.3.2 任意通道TIADC中误差影响分析 | 第34-36页 |
| 2.4 本章小结 | 第36-37页 |
| 第三章 TIADC系统中的误差估计 | 第37-56页 |
| 3.1 基于正弦拟合的误差估计算法 | 第37-46页 |
| 3.1.1 三参数正弦拟合算法 | 第37-40页 |
| 3.1.2 基于正弦拟合的误差估计算法 | 第40-42页 |
| 3.1.3 实验验证 | 第42-46页 |
| 3.2 基于数据统计的误差估计算法 | 第46-54页 |
| 3.2.1 偏置误差 | 第46-47页 |
| 3.2.2 增益误差 | 第47-48页 |
| 3.2.3 时间误差 | 第48-51页 |
| 3.2.4 实验验证 | 第51-54页 |
| 3.3 本章小结 | 第54-56页 |
| 第四章 TIADC系统中的误差校准 | 第56-91页 |
| 4.1 模拟校准及增益和偏置误差的数字校准 | 第56-60页 |
| 4.2 分数延时滤波器 | 第60-64页 |
| 4.3 拉格朗日内插法 | 第64-70页 |
| 4.3.1 拉格朗日插值 | 第64-66页 |
| 4.3.2 拉格朗日插值滤波器 | 第66-69页 |
| 4.3.3 实验验证 | 第69-70页 |
| 4.4 基于采样数据乘积的时间误差自适应校准算法 | 第70-79页 |
| 4.4.1 时间误差自适应校准原理 | 第70-73页 |
| 4.4.2 实验验证 | 第73-79页 |
| 4.5 基于FFT的时间误差自适应校准算法 | 第79-89页 |
| 4.5.1 时间误差导致的误差谱幅度 | 第79-80页 |
| 4.5.2 时间误差自适应校准原理 | 第80-83页 |
| 4.5.3 时间误差调节算法 | 第83-86页 |
| 4.5.4 实验验证 | 第86-89页 |
| 4.6 本章小结 | 第89-91页 |
| 第五章 基于TIADC架构的 20GSPS数字示波器设计与实现 | 第91-118页 |
| 5.1 系统总体架构 | 第91-92页 |
| 5.2 采样时钟电路设计 | 第92-95页 |
| 5.3 数据同步算法 | 第95-102页 |
| 5.3.1 ADC对同步的影响 | 第96-97页 |
| 5.3.2 FIFO读写使能对同步的影响 | 第97-98页 |
| 5.3.3 FPGA内PLL复位对同步的影响 | 第98页 |
| 5.3.4 同步问题解决方案 | 第98-102页 |
| 5.4 误差校准算法实现 | 第102-106页 |
| 5.5 高速数据采集系统中的无缝采集技术 | 第106-111页 |
| 5.6 系统性能测试 | 第111-117页 |
| 5.7 本章小结 | 第117-118页 |
| 第六章 结论及展望 | 第118-120页 |
| 致谢 | 第120-121页 |
| 参考文献 | 第121-133页 |
| 攻读博士学位期间取得的成果 | 第133-136页 |