| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 致谢 | 第8-13页 |
| 第一章 绪论 | 第13-20页 |
| ·SoC 测试概述 | 第13-15页 |
| ·SoC 测试研究现状 | 第15-17页 |
| ·紧缩测试集（Compaction Test Set） | 第15页 |
| ·外建自测试（Built-Off Self Test, BOST） | 第15-16页 |
| ·内建自测试（Built-In Self Test, BIST） | 第16-17页 |
| ·论文研究重点及章节安排 | 第17-20页 |
| 第二章 SoC 测试的基础知识 | 第20-26页 |
| ·SoC 测试结构 | 第20-22页 |
| ·SoC 测试技术 | 第22-24页 |
| ·数字逻辑核测试 | 第22-23页 |
| ·模拟/混合电路核测试 | 第23-24页 |
| ·处理器核测试 | 第24页 |
| ·存储器核测试 | 第24页 |
| ·SoC 测试流程 | 第24-26页 |
| 第三章 BIST 方法 | 第26-33页 |
| ·BIST 方法概述 | 第26-29页 |
| ·折叠计数器定义及目标结构 | 第29-31页 |
| ·折叠计数器定义 | 第29-30页 |
| ·折叠计数器目标结构 | 第30-31页 |
| ·折叠计数器改进 | 第31-33页 |
| 第四章 按时钟测试的折叠计数器方案 | 第33-42页 |
| ·建议方案的提出 | 第34-35页 |
| ·翻转控制单元的设计 | 第35-37页 |
| ·硬件解压结构及测试过程 | 第37-39页 |
| ·实验结果说明 | 第39-42页 |
| 第五章 按时钟与扫描测试的折叠计数器方案 | 第42-51页 |
| ·按时钟与扫描测试的折叠计数器设计过程 | 第42-49页 |
| ·折叠计数器生成序列次序的调换 | 第42-45页 |
| ·按时钟与扫描测试的折叠计数器解压结构框图 | 第45-49页 |
| ·实验结果分析 | 第49-51页 |
| 第六章 总结与展望 | 第51-53页 |
| ·论文总结 | 第51页 |
| ·下一步工作 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 附录 | 第56-57页 |
