| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 选题意义 | 第16-18页 |
| 1.2 异构计算国内外发展现状 | 第18-19页 |
| 1.3 本论文的主要研究内容 | 第19-20页 |
| 第二章 FPGA与DE0-Nano-SoC异构平台 | 第20-28页 |
| 2.1 FPGA概述 | 第20-23页 |
| 2.1.1 FPGA的发展过程 | 第20页 |
| 2.1.2 FPGA的OpenCL实现机制 | 第20-23页 |
| 2.2 DE0-Nano-SoC异构体系结构 | 第23-28页 |
| 2.2.1 DE0-Nano-SoC基本结构及硬件组成 | 第24-25页 |
| 2.2.2 复位电路模块 | 第25-27页 |
| 2.2.3 时钟模块 | 第27-28页 |
| 第三章 OpenCL基本知识及相关异构计算平台 | 第28-40页 |
| 3.1 OpenCL基础 | 第28页 |
| 3.2 OpenCL模型 | 第28-33页 |
| 3.2.1 OpenCL平台模型 | 第28-30页 |
| 3.2.2 OpenCL执行模型 | 第30-31页 |
| 3.2.3 OpenCL存储模型 | 第31-32页 |
| 3.2.4 OpenCL编程模型 | 第32-33页 |
| 3.3 OpenCL同步 | 第33页 |
| 3.4 OpenCL优化策略 | 第33-40页 |
| 3.4.1 FPGA支持优化结构概述 | 第33-34页 |
| 3.4.2 流水线 | 第34-37页 |
| 3.4.3 数据传输优化 | 第37页 |
| 3.4.4 向量化 | 第37-38页 |
| 3.4.5 其它优化方式 | 第38-40页 |
| 第四章 基于OpenCL的FPGA实例实现 | 第40-58页 |
| 4.1 软硬件平台简介 | 第40-42页 |
| 4.2 相关环境变量设置及平台验证 | 第42-44页 |
| 4.3 源程序编写 | 第44-54页 |
| 4.3.1 主机端程序 | 第44-51页 |
| 4.3.2 内核程序 | 第51-52页 |
| 4.3.3 编译OpenCL代码 | 第52-54页 |
| 4.4 DE0-Nano-SoC上运行 | 第54-58页 |
| 4.4.1 代码运行前准备 | 第54-55页 |
| 4.4.2 运行程序 | 第55-58页 |
| 第五章 算法优化性能测试及结果分析 | 第58-72页 |
| 5.1 高维矢量加法 | 第58-63页 |
| 5.1.1 具体实现 | 第58-60页 |
| 5.1.2 相关执行结果 | 第60-62页 |
| 5.1.3 结果分析 | 第62-63页 |
| 5.2 高阶矩阵乘法 | 第63-69页 |
| 5.2.1 实现方法剖析及具体实现 | 第64-67页 |
| 5.2.2 执行结果 | 第67-68页 |
| 5.2.3 结果分析 | 第68-69页 |
| 5.3 矩阵的广义逆求解 | 第69-72页 |
| 5.3.1 具体实现 | 第69-70页 |
| 5.3.2 实现结果 | 第70-71页 |
| 5.3.3 结果分析 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 总结 | 第72-73页 |
| 6.2 展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-80页 |