一种适用于AUV的超短基线定位系统的硬件设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-16页 |
| 1.1 引言 | 第11-12页 |
| 1.2 超短基线发展现状 | 第12-15页 |
| 1.3 论文的内容及安排 | 第15-16页 |
| 第2章 声学定位原理及系统框架设计 | 第16-20页 |
| 2.1 声学定位原理 | 第16-17页 |
| 2.2 系统总体结构 | 第17-19页 |
| 2.2.1 供电单元 | 第17-18页 |
| 2.2.2 信号处理单元 | 第18页 |
| 2.2.3 数据存储单元 | 第18-19页 |
| 2.2.4 接收单元 | 第19页 |
| 2.2.5 发射单元 | 第19页 |
| 2.3 本章小结 | 第19-20页 |
| 第3章 接收单元与发射单元的设计 | 第20-39页 |
| 3.1 接收单元的设计 | 第20-29页 |
| 3.1.1 技术指标与设计方案 | 第20-21页 |
| 3.1.2 电源滤波电路设计 | 第21页 |
| 3.1.3 输入级电路设计 | 第21-22页 |
| 3.1.4 可控增益放大电路设计 | 第22-24页 |
| 3.1.5 模拟滤波电路设计 | 第24-27页 |
| 3.1.6 光耦隔离电路设计 | 第27-28页 |
| 3.1.7 末级放大电路的设计 | 第28-29页 |
| 3.2 发射单元的设计 | 第29-37页 |
| 3.2.0 技术指标与设计方案 | 第29-30页 |
| 3.2.1 MOSFET选型 | 第30-32页 |
| 3.2.2 限流电路 | 第32页 |
| 3.2.3 驱动电路设计 | 第32-33页 |
| 3.2.4 功放电路设计 | 第33-34页 |
| 3.2.5 变压器参数设计 | 第34-36页 |
| 3.2.6 匹配网络设计 | 第36-37页 |
| 3.3 本章小结 | 第37-39页 |
| 第4章 信号处理单元的硬件设计 | 第39-63页 |
| 4.1 方案设计与处理器选型 | 第39-43页 |
| 4.1.1 设计指标与方案设计 | 第39-40页 |
| 4.1.2 处理器选型 | 第40-43页 |
| 4.2 电路供电方案 | 第43-45页 |
| 4.2.1 电路功耗估计 | 第43-44页 |
| 4.2.2 电源电路设计 | 第44-45页 |
| 4.3 DSP硬件系统设计 | 第45-49页 |
| 4.3.1 供电与复位电路 | 第45-46页 |
| 4.3.2 锁相环和时钟电路 | 第46页 |
| 4.3.3 引导模式与器件配置 | 第46-47页 |
| 4.3.4 存储扩展电路 | 第47-48页 |
| 4.3.5 JTAG电路 | 第48-49页 |
| 4.4 FPGA电路和功能设计 | 第49-62页 |
| 4.4.1 多处理器间通信设计 | 第50-52页 |
| 4.4.2 信号采集电路 | 第52-55页 |
| 4.4.3 FIR滤波模块 | 第55-59页 |
| 4.4.4 同步信号模块 | 第59-60页 |
| 4.4.5 串口通信模块 | 第60-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第5章 整机测试与结果分析 | 第63-73页 |
| 5.1 信号处理单元测试 | 第63-67页 |
| 5.1.1 验证及调试工具介绍 | 第63页 |
| 5.1.2 信号采集模块的测试 | 第63-65页 |
| 5.1.3 FIR滤波模块测试 | 第65页 |
| 5.1.4 FPGA与DSP通信模块测试 | 第65-66页 |
| 5.1.5 串口通信模块 | 第66页 |
| 5.1.6 同步模块 | 第66-67页 |
| 5.2 接收单元测试 | 第67-69页 |
| 5.2.1 测试平台 | 第67-68页 |
| 5.2.2 等效输入噪声 | 第68页 |
| 5.2.3 幅度增益一致性 | 第68页 |
| 5.2.4 相位一致性 | 第68-69页 |
| 5.3 发射单元测试 | 第69-72页 |
| 5.3.1 电阻负载测试 | 第69-70页 |
| 5.3.2 水池测试 | 第70-72页 |
| 5.4 本章小结 | 第72-73页 |
| 结论 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第77-79页 |
| 致谢 | 第79-81页 |
| 附录 | 第81页 |
