| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题来源 | 第12页 |
| 1.2 课题研究背景和意义 | 第12-14页 |
| 1.2.1 大数据问题对传统处理器的挑战 | 第12-13页 |
| 1.2.2 图搜索成为研究大数据问题的热点之一 | 第13-14页 |
| 1.2.3 基于FPGA的PCIe DMA数据传输系统 | 第14页 |
| 1.3 DMA传输基本工作原理 | 第14-15页 |
| 1.4 国内外研究现状 | 第15-16页 |
| 1.5 课题的研究内容与创新 | 第16-17页 |
| 1.6 论文组织结构 | 第17-18页 |
| 第二章 PCIe及Virtex概述 | 第18-33页 |
| 2.1 PCIe体系结构的组成部件 | 第18-19页 |
| 2.2 PCIe总线的层次结构 | 第19-25页 |
| 2.2.1 PCIe总线的事务层 | 第20-21页 |
| 2.2.2 PCIe总线据链路层 | 第21-23页 |
| 2.2.3 PCIe总线的物理层 | 第23-25页 |
| 2.3 Xilinx Virtex-7 PCIe Gen3 IP核基本功能与接口信号 | 第25-27页 |
| 2.4 基于Virtex-7 PCIe Gen3 IP核的数据接口与传输协议的改进 | 第27-32页 |
| 2.4.1 用户接口的改进 | 第27-29页 |
| 2.4.2 TLP格式的改进 | 第29-31页 |
| 2.4.3 数据对齐模式 | 第31页 |
| 2.4.4 Tag管理机制 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 基于Xilinx Virtex-7 的DMA硬件逻辑接口分析与设计实现 | 第33-44页 |
| 3.1 系统需求与逻辑功能设计 | 第33-34页 |
| 3.2 PCIe接口的实现 | 第34-36页 |
| 3.2.1 接收逻辑状态机的设计 | 第34-35页 |
| 3.2.2 发送逻辑状态机的设计 | 第35-36页 |
| 3.3 DMA引擎的实现 | 第36-42页 |
| 3.3.1 发送引擎 | 第37-38页 |
| 3.3.2 接收引擎 | 第38-39页 |
| 3.3.3 Tag管理器 | 第39页 |
| 3.3.4 数据预处理器 | 第39-40页 |
| 3.3.5 DMA状态控制器 | 第40-42页 |
| 3.3.6 DMA与DDR控制器接口 | 第42页 |
| 3.4 本章小结 | 第42-44页 |
| 第四章 PCIe Gen3 DMA驱动程序的设计与实现 | 第44-54页 |
| 4.1 驱动可访问的PCIe硬件资源 | 第44-45页 |
| 4.2 基于Linux内核的DMA驱动程序设计与实现 | 第45-48页 |
| 4.2.1 驱动的加载与初始化 | 第45页 |
| 4.2.2 驱动程序的关键数据结构 | 第45-47页 |
| 4.2.3 BAR的映射 | 第47页 |
| 4.2.4 Linux核外程序与核内驱动之间的通信 | 第47-48页 |
| 4.3 实验与测试 | 第48-53页 |
| 4.3.1 测试平台 | 第48-49页 |
| 4.3.2 数据测试与分析 | 第49-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 面向BFS算法加速器的测试数据加载与系统测试 | 第54-60页 |
| 5.1 BFS算法特点及测试规模 | 第54-57页 |
| 5.1.1 串行算法 | 第54-55页 |
| 5.1.2 并行算法 | 第55-56页 |
| 5.1.3 图测试规模 | 第56-57页 |
| 5.2 数据加载应用程序的设计与实现 | 第57-58页 |
| 5.3 基于BFS算法的整体系统测试 | 第58-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 总结与展望 | 第60-62页 |
| 6.1 工作总结 | 第60-61页 |
| 6.2 研究展望 | 第61-62页 |
| 致谢 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 作者在学期间取得的学术成果 | 第66页 |
