摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-15页 |
第一章 绪论 | 第15-19页 |
1.1 研究背景 | 第15页 |
1.2 研究概况 | 第15-17页 |
1.3 论文内容与章节安排 | 第17-19页 |
第二章 基于FPGA的图像压缩算法的硬件实现 | 第19-29页 |
2.1 引言 | 第19-20页 |
2.2 前端图像数据预处理模块设计 | 第20-21页 |
2.2.1 数据同步和拼接模块设计 | 第20-21页 |
2.2.2 前端SDRAM读写控制模块设计 | 第21页 |
2.2.3 图像分量分离模块设计 | 第21页 |
2.3 图像压缩编码模块设计 | 第21-25页 |
2.3.1 压缩编码模块逻辑结构总体设计 | 第22页 |
2.3.2 复用多级小波变换编码器逻辑设计 | 第22-24页 |
2.3.3 生成树抽取模块逻辑设计 | 第24-25页 |
2.3.4 RS编码模块逻辑设计 | 第25页 |
2.4 后端数据传输和指令接收模块设计 | 第25-27页 |
2.4.1 后端SDRAM读写控制模块设计 | 第26页 |
2.4.2 RS-422指令接收解析模块设计 | 第26-27页 |
2.4.3 RS-485数据传输模块设计 | 第27页 |
2.5 本章总结 | 第27-29页 |
第三章 基于FPGA的CF卡读写控制及存储设计 | 第29-37页 |
3.1 引言 | 第29页 |
3.2 CF卡工作模式选择 | 第29-30页 |
3.3 基于FPGA的CF卡读写设计 | 第30-34页 |
3.3.1 命令解析和数据传输设计 | 第30-31页 |
3.3.2 基于FPGA的CF卡读写控制逻辑设计 | 第31-34页 |
3.4 CF卡存储方案设计 | 第34-36页 |
3.4.1 工业级CF卡存储设备选择 | 第34-35页 |
3.4.2 CF卡拼接存储方案设计 | 第35页 |
3.4.3 CF卡断电不覆盖存储方案设计 | 第35-36页 |
3.4.4 CF卡循环覆盖存储方案设计 | 第36页 |
3.5 本章总结 | 第36-37页 |
第四章 基于FPGA的高速数据传输通路设计 | 第37-55页 |
4.1 引言 | 第37页 |
4.2 基于FX3的USB3.0高速数据传输通路设计 | 第37-45页 |
4.2.1 EZ-USB FX3简介 | 第37-39页 |
4.2.2 基于FPGA的USB3.0读写控制设计 | 第39页 |
4.2.3 GPIFⅡ接口设计 | 第39-41页 |
4.2.4 SLAVE FIFO读模式设计 | 第41-42页 |
4.2.5 SLAVE FIFO写模式设计 | 第42-43页 |
4.2.6 FX3外设控制器固件软件设计 | 第43页 |
4.2.7 USB3.0接口上位机控制接收软件设计 | 第43-45页 |
4.3 基于Zynq的千兆网络传输通路设计 | 第45-52页 |
4.3.1 Zynq简介 | 第45页 |
4.3.2 Zynq PL数据传输接口逻辑设计 | 第45-47页 |
4.3.3 Xillybus IP core设计 | 第47-49页 |
4.3.4 Zynq PS软件设计 | 第49-50页 |
4.3.5 千兆网口上位机控制接收软件设计 | 第50-52页 |
4.4 基于FPGA的数据传输通路性能对比分析及应用总结 | 第52-54页 |
4.4.1 数据传输通路的性能对比分析 | 第52-53页 |
4.4.2 数据传输通路的应用总结 | 第53-54页 |
4.5 本章总结 | 第54-55页 |
第五章 系统集成测试 | 第55-63页 |
5.1 测试平台搭建 | 第55-56页 |
5.2 功能模块测试 | 第56-60页 |
5.2.1 图像压缩功能模块测试 | 第57页 |
5.2.2 数据存储功能模块测试 | 第57-59页 |
5.2.3 数据下载功能模块测试 | 第59-60页 |
5.3 整体通路功能测试 | 第60-61页 |
5.3.1 整体通路基本功能测试 | 第60页 |
5.3.2 整体通路性能测试 | 第60-61页 |
5.3.3 整体通路稳定性测试 | 第61页 |
5.4 本章小结 | 第61-63页 |
第六章 结论和展望 | 第63-65页 |
6.1 研究结论 | 第63-64页 |
6.2 研究展望 | 第64-65页 |
参考文献 | 第65-67页 |
致谢 | 第67-69页 |
作者简介 | 第69页 |