| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究工作背景及其意义 | 第15-16页 |
| 1.2 数字信道化技术发展概况 | 第16-17页 |
| 1.3 研究工作的主要内容及论文章节安排 | 第17-19页 |
| 第二章 数字信道化器及其相关理论 | 第19-29页 |
| 2.1 星载柔性转发器的基本结构 | 第19页 |
| 2.2 柔性转发器在多波束FDM卫星通信系统中应用 | 第19-21页 |
| 2.3 数字信道化技术基本原理 | 第21-26页 |
| 2.3.1 滤波器组的树形结构及其改进结构 | 第21-23页 |
| 2.3.2 滤波器组的多相分解方法 | 第23-25页 |
| 2.3.3 数字信道化技术的精确重构与非精确重构条件 | 第25-26页 |
| 2.4 数字信号的整带抽取 | 第26-29页 |
| 第三章 非均匀数字信道化器设计及仿真 | 第29-51页 |
| 3.1 数字信道化器参数设计 | 第29页 |
| 3.2 数字信道化器设计 | 第29-34页 |
| 3.2.1 原型结构 | 第29-32页 |
| 3.2.2 修改结构 | 第32-33页 |
| 3.2.3 高效实现结构 | 第33-34页 |
| 3.3 工程实现的原型滤波器设计 | 第34-38页 |
| 3.3.1 原型滤波器设计 | 第34-37页 |
| 3.3.2 原型滤波器对不同带宽信号的影响 | 第37-38页 |
| 3.4 数字信道化器的非均匀分路和合路性能仿真 | 第38-41页 |
| 3.5 实际环境因素对数字信道化器性能影响及其仿真 | 第41-51页 |
| 3.5.1 量化对数字信道化器性能的影响 | 第41-42页 |
| 3.5.2 频偏对数字信道化器性能的影响 | 第42-43页 |
| 3.5.3 数字信道化器中信道泄漏对信号的影响 | 第43-46页 |
| 3.5.4 链路增益对数字信道化器性能的影响 | 第46-51页 |
| 第四章 数字信道化器的FPGA设计 | 第51-59页 |
| 4.1 数字信道化器的FPGA总体结构设计 | 第51-52页 |
| 4.2 时钟的产生 | 第52-53页 |
| 4.3 分路/合路模块的FPGA设计 | 第53-55页 |
| 4.4 数据缓存模块 | 第55-56页 |
| 4.5 滤波器模块设计 | 第56-59页 |
| 4.5.1 一般设计方法 | 第56页 |
| 4.5.2 优化设计方法 | 第56-57页 |
| 4.5.3 仿真结果 | 第57-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 研究结论 | 第59页 |
| 5.2 研究展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-67页 |
| 作者简介 | 第67页 |
