| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第9-10页 |
| 缩略语对照表 | 第10-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 引言 | 第14页 |
| 1.2 短波通信的应用 | 第14-15页 |
| 1.3 短波通信发展趋势 | 第15-16页 |
| 1.4 主要内容和章节安排 | 第16-18页 |
| 第二章 新型短波低功耗平台设计与实现 | 第18-36页 |
| 2.1 系统硬件平台设计方案 | 第18页 |
| 2.2 DSP系统设计与实现 | 第18-22页 |
| 2.2.1 系统DSP芯片6748介绍与配置 | 第18-20页 |
| 2.2.2 硬件系统时钟及DSP资源分配 | 第20-22页 |
| 2.3 电源管理模块PSC | 第22-23页 |
| 2.4 DSP片外串行FLASH烧写模块设计与实现 | 第23-28页 |
| 2.4.1 BOOT方式选择 | 第23-25页 |
| 2.4.2 TMS320C6748烧写工具 | 第25-26页 |
| 2.4.3 SPI接口设计 | 第26-27页 |
| 2.4.4 SPI Flash读写验证 | 第27-28页 |
| 2.5 DDR2存储器设计 | 第28-30页 |
| 2.5.1 DDR2控制器接口简介 | 第28页 |
| 2.5.2 DDR2内存芯片与DSP连接电路设计 | 第28-29页 |
| 2.5.3 DDR2读写验证 | 第29-30页 |
| 2.6 通用并行端口UPP简介 | 第30-32页 |
| 2.6.1 TM320C6748UPP简介 | 第30-31页 |
| 2.6.2 UPP与FPGA连接 | 第31-32页 |
| 2.6.3 UPP软件配置 | 第32页 |
| 2.7 其他外设资源简介 | 第32-33页 |
| 2.8 低功耗平台性能测试 | 第33-35页 |
| 2.9 小结 | 第35-36页 |
| 第三章 第三代短波通信系统协议研究 | 第36-44页 |
| 3.1 第三代短波通信系统 | 第36页 |
| 3.2 业务管理(TM)协议 | 第36-37页 |
| 3.3 数据传输协议 | 第37-41页 |
| 3.3.1 高速数据传输协议(HDL) | 第37-39页 |
| 3.3.2 低速数据传输协议(LDL) | 第39-41页 |
| 3.4 数据传输关键技术 | 第41-42页 |
| 3.4.1 差错控制技术 | 第41页 |
| 3.4.2 循环冗余校验 | 第41-42页 |
| 3.5 小结 | 第42-44页 |
| 第四章 数据传输协议设计与实现 | 第44-58页 |
| 4.1 硬件平台简介 | 第44页 |
| 4.2 数据传输协议设计 | 第44-51页 |
| 4.2.1 终端接口协议 | 第44-47页 |
| 4.2.2 协议数据单元 | 第47-51页 |
| 4.3 数据传输软件设计与实现 | 第51-57页 |
| 4.3.1 数据传输过程软件实现 | 第51页 |
| 4.3.2 终端接口软件实现 | 第51-54页 |
| 4.3.3 协议数据单元软件实现 | 第54-57页 |
| 4.4 小结 | 第57-58页 |
| 第五章 结束语 | 第58-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-64页 |
| 作者简介 | 第64-66页 |
| 附录 | 第66页 |