摘要 | 第4-6页 |
Abstract | 第6-7页 |
第1章 绪论 | 第11-15页 |
1.1 研究意义 | 第11-12页 |
1.2 Pipelined ADC校正技术的研究和发展。 | 第12-14页 |
1.3 论文的结构安排 | 第14-15页 |
第2章 Pipelined ADC及非理想因素 | 第15-26页 |
2.1 ADC基本概念 | 第15-21页 |
2.1.1 量化误差 | 第15-16页 |
2.1.2 ADC的静态参数 | 第16-18页 |
2.1.3 ADC动态特性 | 第18-20页 |
2.1.4 ADC种类 | 第20-21页 |
2.2 Pipelined ADC中的非理想因素 | 第21-26页 |
2.2.1 电容失配 | 第22页 |
2.2.2 放大器有限增益 | 第22页 |
2.2.3 比较器offset | 第22-23页 |
2.2.4 时钟抖动 | 第23-24页 |
2.2.5 孔径抖动 | 第24页 |
2.2.6 电荷注入和时钟馈通 | 第24-25页 |
2.2.7 开关非线性 | 第25-26页 |
第3章 Pipelined ADC电容失配与误差 | 第26-35页 |
3.1 电容类型 | 第27-29页 |
3.1.1 PN结电容 | 第27-28页 |
3.1.2 MOSFET电容 | 第28-29页 |
3.1.3 MIM和MOM电容 | 第29页 |
3.2 电容失配及其对PipelinedADC的影响 | 第29-35页 |
3.2.1 ADC架构 | 第30-31页 |
3.2.2 电容失配和误差 | 第31-35页 |
第4章 校正算法与MATLAB建模 | 第35-40页 |
4.1 校正算法 | 第35-37页 |
4.2 MATLAB建模 | 第37-40页 |
4.2.1 MATLAB模型 | 第37-39页 |
4.2.2 仿真结果 | 第39-40页 |
第5章 校正电路的设计 | 第40-47页 |
5.1 芯片架构 | 第40-41页 |
5.2 MDAC架构 | 第41-42页 |
5.3 校正电路的设计 | 第42-47页 |
5.3.1 Bootstrap的设计 | 第42-43页 |
5.3.2 Sub-ADC | 第43-44页 |
5.3.3 Sub-DAC | 第44-45页 |
5.3.4 放大器的设计 | 第45-47页 |
第6章 测试结果 | 第47-54页 |
6.1 仿真验证 | 第47页 |
6.2 芯片版图 | 第47-48页 |
6.3 芯片测试结果 | 第48-53页 |
6.3.1 测试系统 | 第48-50页 |
6.3.2 测试结果 | 第50-53页 |
6.4 小结 | 第53-54页 |
第7章 总结 | 第54-56页 |
参考文献 | 第56-60页 |
作者简介及科研成果 | 第60-61页 |
致谢 | 第61页 |