神经桥集成电路的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-10页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 研究内容 | 第9-10页 |
| 第2章 神经信号相关理论 | 第10-18页 |
| 2.1 神经元 | 第10-12页 |
| 2.1.1 神经元的基本结构 | 第10页 |
| 2.1.2 神经元的电学特性 | 第10-12页 |
| 2.2 电极 | 第12-14页 |
| 2.2.1 植入式微电极 | 第13页 |
| 2.2.2 体表电极 | 第13-14页 |
| 2.3 探测神经信号的电路结构 | 第14-15页 |
| 2.4 激励神经信号的电路结构 | 第15-16页 |
| 2.5 本章小结 | 第16-18页 |
| 第3章 模拟集成电路设计基础 | 第18-26页 |
| 3.1 模拟集成电路设计流程 | 第18-19页 |
| 3.2 版图设计基础 | 第19-21页 |
| 3.3 多项目晶圆计划 | 第21页 |
| 3.4 多晶硅栅CMOS模拟集成电路工艺 | 第21-22页 |
| 3.4.1 0.35μm CMOS工艺 | 第21-22页 |
| 3.5 CMOS运算放大器 | 第22-25页 |
| 3.6 本章小结 | 第25-26页 |
| 第4章 CMOS运算放大器的设计 | 第26-44页 |
| 4.1 高性能CMOS运算放大器电路 | 第26-36页 |
| 4.1.1 偏置电路的设计 | 第27-28页 |
| 4.1.2 满摆幅输入级 | 第28-34页 |
| 4.1.3 AB类输出级 | 第34-35页 |
| 4.1.4 频率补偿 | 第35-36页 |
| 4.2 高性能CMOS运算放大器的前仿真结果 | 第36-42页 |
| 4.3 CMOS运算放大器的版图设计与后仿真结果 | 第42-43页 |
| 4.4 本章小结 | 第43-44页 |
| 第5章 神经桥集成电路的设计 | 第44-56页 |
| 5.1 神经桥集成电路的设计指标 | 第44-45页 |
| 5.2 神经桥集成电路结构 | 第45-51页 |
| 5.2.1 神经信号探测电路 | 第45-47页 |
| 5.2.2 直流补偿电路 | 第47页 |
| 5.2.3 双T陷波网络 | 第47-49页 |
| 5.2.4 电容开关再放大电路 | 第49-51页 |
| 5.3 神经桥集成电路的前仿真结果 | 第51-52页 |
| 5.4 神经桥集成电路的版图设计与后仿真结果 | 第52-54页 |
| 5.5 本章小结 | 第54-56页 |
| 第6章 总结与展望 | 第56-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-62页 |
| 攻读硕士学位期间论文发表情况 | 第62页 |
