| 摘要 | 第5-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究相关背景及意义 | 第11-12页 |
| 1.2 国内外研究现状和发展态势 | 第12-13页 |
| 1.3 论文的主要内容 | 第13-14页 |
| 1.4 论文的结构安排 | 第14-16页 |
| 第二章 ESD理论基础 | 第16-33页 |
| 2.1 ESD放电模型 | 第16-21页 |
| 2.1.1 HBM测试模型 | 第16-19页 |
| 2.1.2 MM测试模型 | 第19-20页 |
| 2.1.3 CDM测试模型 | 第20-21页 |
| 2.2 ESD设计窗口 | 第21-24页 |
| 2.3 理想ESD保护器件 | 第24-25页 |
| 2.3.1 关态电阻无穷大 | 第24页 |
| 2.3.2 开态电阻无穷小 | 第24页 |
| 2.3.3 单位面积的防护能力无穷大 | 第24-25页 |
| 2.3.4 开启速度无穷快 | 第25页 |
| 2.3.5 寄生电容无穷小 | 第25页 |
| 2.4 全芯片ESD防护策略 | 第25-29页 |
| 2.4.1 基于ESD总线+钳位单元的ESD保护网络 | 第26-27页 |
| 2.4.2 基于电源轨的ESD保护网络 | 第27-28页 |
| 2.4.3 多电源域之间的ESD防护网络 | 第28-29页 |
| 2.5 ESD测试理论 | 第29-32页 |
| 2.6 本章小结 | 第32-33页 |
| 第三章 基本ESD保护器件的原理、设计、实验结果分析及优化 | 第33-59页 |
| 3.1 Diode | 第33-45页 |
| 3.1.1 P+/N阱二极管 | 第35-39页 |
| 3.1.2 N+/P阱二极管 | 第39-43页 |
| 3.1.3 增大结型二极管反向保护能力的方法 | 第43-45页 |
| 3.2 MOSFET | 第45-50页 |
| 3.2.1 GGNMOS | 第45-50页 |
| 3.3 SCR | 第50-58页 |
| 3.3.1 降低SCR触发电压的方法 | 第52-55页 |
| 3.3.2 提高SCR维持电压的方法 | 第55-58页 |
| 3.4 本章小结 | 第58-59页 |
| 第四章 0.18μm CMOS工艺下的ESD全芯片设计及测试分析 | 第59-83页 |
| 4.1 0.18μm CMOS工艺下的ESD设计窗口 | 第59-60页 |
| 4.2 对待优化的芯片进行全芯片测试及分析 | 第60-65页 |
| 4.2.1 PD模式 | 第61-62页 |
| 4.2.2 PS模式 | 第62-63页 |
| 4.2.3 ND模式 | 第63页 |
| 4.2.4 VDD-GND端口测试 | 第63-65页 |
| 4.3 全芯片方案的改进及改进后的测试结果 | 第65-82页 |
| 4.3.1 方案一 | 第65-69页 |
| 4.3.2 方案二 | 第69-72页 |
| 4.3.3 方案三 | 第72-74页 |
| 4.3.4 方案一的测试结果 | 第74-82页 |
| 4.4 本章小结 | 第82-83页 |
| 第五章 3.3V/1.8V混合电压下的ESD全芯片设计 | 第83-95页 |
| 5.1 单体器件设计 | 第83-93页 |
| 5.1.1 LVTSCR | 第84-88页 |
| 5.1.2 DTSCR | 第88-93页 |
| 5.2 3.3V/1.8V全芯片保护电路 | 第93-94页 |
| 5.3 本章小结 | 第94-95页 |
| 第六章 总结与展望 | 第95-97页 |
| 致谢 | 第97-99页 |
| 参考文献 | 第99-102页 |
| 攻读硕士学位期间取得的成果 | 第102-103页 |
