| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 FPGA简介 | 第11-12页 |
| 1.2 CPU与SOC简介 | 第12-13页 |
| 1.3 SOC的设计背景 | 第13-14页 |
| 1.4 SOC的设计流程 | 第14-15页 |
| 第2章 有限状态机（FSM）理论 | 第15-22页 |
| 2.1 有限状态机 | 第15-20页 |
| 2.1.1 有限状态机概念 | 第15-17页 |
| 2.1.1.1 摩尔机 | 第15-16页 |
| 2.1.1.2 米利机 | 第16-17页 |
| 2.1.2 有限状态机的一段式和三段式编码 | 第17-19页 |
| 2.1.3 线性序列机LSM | 第19-20页 |
| 2.2 状态转移图STG | 第20-21页 |
| 2.3 算法机和算法流程图 | 第21-22页 |
| 第3章 同步设计理论 | 第22-27页 |
| 3.1 同步设计 | 第22页 |
| 3.2 潜伏期(latency) | 第22-23页 |
| 3.3 时钟节点(Pipeline Node)和时钟域(Clock Domain) | 第23-26页 |
| 3.4 时钟流分析 | 第26-27页 |
| 第4章 SOC_001的顶层和指令系统设计 | 第27-44页 |
| 4.1 CPU_001顶层设计 | 第27-28页 |
| 4.2 片上系统SOC的顶层架构设计 | 第28-30页 |
| 4.3 CPU的架构设计 | 第30页 |
| 4.4 CPU指令系统设计 | 第30-34页 |
| 4.5 CPU的中断设计 | 第34页 |
| 4.6 CPU指令周期路径及潜伏期分析 | 第34-44页 |
| 4.6.1 取指周期路径及潜伏期分析 | 第34-37页 |
| 4.6.2 算术运算指令执行路径和潜伏期分析 | 第37-38页 |
| 4.6.3 读数据指令执行路径和潜伏期分析 | 第38-39页 |
| 4.6.4 写数据指令路径和潜伏期分析 | 第39-41页 |
| 4.6.5 无条件跳转指令路径和潜伏期分析 | 第41-42页 |
| 4.6.6 NOP指令潜伏期分析 | 第42页 |
| 4.6.7 零标志跳转指令潜伏期分析 | 第42页 |
| 4.6.8 中断进入序列和中断返回指令RTI的潜伏期分析 | 第42-44页 |
| 第5章 CPU与SOC的模块设计 | 第44-62页 |
| 5.1 CPU各模块设计 | 第44-55页 |
| 5.1.1 指令译码器 | 第45-46页 |
| 5.1.2 程序计数器 | 第46-47页 |
| 5.1.3 算术运算器 | 第47-48页 |
| 5.1.4 累加器 | 第48-49页 |
| 5.1.5 地址多路器 | 第49-50页 |
| 5.1.6 中断寄存器 | 第50-51页 |
| 5.1.7 主控制器 | 第51-55页 |
| 5.1.7.1 主控制器的状态转移图 | 第51页 |
| 5.1.7.2 主控制器的代码和综合模块设计 | 第51-55页 |
| 5.2 SOC各模块设计 | 第55-62页 |
| 5.2.1 指令寄存器 | 第55-56页 |
| 5.2.2 数据寄存器 | 第56-58页 |
| 5.2.3 端口寄存器 | 第58-60页 |
| 5.2.4 地址译码器 | 第60-61页 |
| 5.2.5 数据选择器 | 第61-62页 |
| 第6章 SOC的实际应用 | 第62-72页 |
| 6.1 SOB板上系统各模块 | 第62-67页 |
| 6.1.1 BCD码转换模块 | 第62-63页 |
| 6.1.2 数码管驱动模块 | 第63-65页 |
| 6.1.3 键盘消抖模块 | 第65-67页 |
| 6.2 基于此SOC实现流水灯 | 第67-69页 |
| 6.3 基于此SOC实现菲薄纳契序列（Fibonacci） | 第69-72页 |
| 结束语 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75页 |
