基于FPGA的虚拟内存管理模块设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 研究内容 | 第8-10页 |
| 1.3 组织架构 | 第10-12页 |
| 第二章 基于虚拟内存共享内存概述 | 第12-22页 |
| 2.1 多处理器虚拟内存控制系统 | 第12-14页 |
| 2.2 相关研究 | 第14页 |
| 2.3 多端口共享存储器SRAM | 第14-17页 |
| 2.3.1 一写多读 | 第15页 |
| 2.3.2 分路选择器设计 | 第15-16页 |
| 2.3.3 本地高速缓存设计 | 第16-17页 |
| 2.4 虚拟内存控制器互连架构 | 第17-21页 |
| 2.4.1 点到点连接 | 第18页 |
| 2.4.2 共享总线架构 | 第18-19页 |
| 2.4.3 全局Crossbar交换矩阵 | 第19-20页 |
| 2.4.4 Crossbar仲裁 | 第20-21页 |
| 2.5 本章小结 | 第21-22页 |
| 第三章 FPGA虚拟内存管理模块关键技术的研究 | 第22-50页 |
| 3.1 虚拟内存控制管理模块的设计目标和组成 | 第22-24页 |
| 3.2 PCIE系统总线 | 第24-31页 |
| 3.2.1 PCIE总线互连接口 | 第24-26页 |
| 3.2.2 PCIE总线事务逻辑 | 第26-31页 |
| 3.3 Avalon总线及其接口 | 第31-32页 |
| 3.4 DDR SDRAM接口协议 | 第32-40页 |
| 3.4.1 SDRAM标准协议 | 第32-37页 |
| 3.4.2 SDRAM读写操作 | 第37-40页 |
| 3.5 虚拟内存控制器的系统结构 | 第40-45页 |
| 3.5.1 多CPU共享多内存控制器 | 第40-43页 |
| 3.5.2 主从设备访问路由（Crossbar） | 第43页 |
| 3.5.3 多内存调度策略 | 第43-45页 |
| 3.6 传输控制和提升吞吐量 | 第45-49页 |
| 3.6.1 管道控制主访问设备 | 第45-46页 |
| 3.6.2 Nios-DMA模块 | 第46-47页 |
| 3.6.3 LMI突发中断信号模块（LMI） | 第47-48页 |
| 3.6.4 管道控制主访问设备实例 | 第48-49页 |
| 3.7 本章小结 | 第49-50页 |
| 第四章 FPGA虚拟内存管理单元关键技术的实现 | 第50-80页 |
| 4.1 开发平台介绍 | 第50-52页 |
| 4.1.1 软件开发平台 | 第50-51页 |
| 4.1.2 硬件开发平台 | 第51-52页 |
| 4.2 PCIE总线及接口设计 | 第52-58页 |
| 4.2.1 PCI Express IP核 | 第52-57页 |
| 4.2.2 链路配置空间 | 第57-58页 |
| 4.3 Crossbar系统设计 | 第58-61页 |
| 4.3.1 4×4 Crossbar设计 | 第58-60页 |
| 4.3.2 地址空间转换 | 第60-61页 |
| 4.4 Nios系统设计 | 第61-63页 |
| 4.4.1 基于NIOS软核Qsys系统 | 第61-63页 |
| 4.5 应用层组件设计 | 第63-68页 |
| 4.5.1 Tx发送引擎（TXPROC） | 第64-65页 |
| 4.5.2 Rx接收引擎（RXPROC） | 第65-67页 |
| 4.5.3 DMA引擎（DMA） | 第67-68页 |
| 4.6 时钟设计（锁相环PLL） | 第68-69页 |
| 4.7 访问控制及多内存调度设计 | 第69-76页 |
| 4.7.1 访问控制设计 | 第69-71页 |
| 4.7.2 访问设备轮询调度设计 | 第71-72页 |
| 4.7.3 缓存队列设计（FIFO） | 第72-73页 |
| 4.7.4 内存任务调度及突发任务请求设计 | 第73-76页 |
| 4.8 顶层模块设计 | 第76-79页 |
| 4.8.1 NiosII软核与DMA引擎模块 | 第76-77页 |
| 4.8.2 PCIE发送和接收引擎 | 第77-78页 |
| 4.8.3 系统顶层模块 | 第78-79页 |
| 4.9 本章小结 | 第79-80页 |
| 第五章 综合业务平台综合测试 | 第80-89页 |
| 5.1 系统硬件环境搭建 | 第80页 |
| 5.2 测试方案及结果 | 第80-88页 |
| 5.2.1 slave方式访问主机主存储器 | 第81-82页 |
| 5.2.2 内存控制块SDARM接口时序测试 | 第82-83页 |
| 5.2.3 DMA方式访问DDR内存块测试 | 第83-84页 |
| 5.2.4 多端口存储器数据共享逻辑验证 | 第84-85页 |
| 5.2.5 多任务内存地址访问测试 | 第85-87页 |
| 5.2.6 多任务数据加速查找测试 | 第87-88页 |
| 5.3 本章小结 | 第88-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 参考文献 | 第91-93页 |
| 致谢 | 第93-94页 |
| 附录 攻读硕士期间发表的论文 | 第94页 |
