高速数据采集与存储系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·课题研究背景及意义 | 第8-9页 |
| ·高速数据采集存储的发展现状及前景 | 第9-11页 |
| ·课题研究主要内容 | 第11-13页 |
| 2 系统理论及总体方案设计 | 第13-20页 |
| ·系统采样理论 | 第13-16页 |
| ·等效采样 | 第13-14页 |
| ·并行双通道实时采样 | 第14-15页 |
| ·并行双通道实时采样通道失配误差分析 | 第15-16页 |
| ·系统总体方案 | 第16-20页 |
| ·系统总体方案制定 | 第16-18页 |
| ·系统总体工作流程 | 第18-20页 |
| 3 系统硬件电路设计 | 第20-44页 |
| ·前端衰减电路 | 第20页 |
| ·单端转差分电路 | 第20-23页 |
| ·高速 AD 模块 | 第23-26页 |
| ·AD9288 的结构框图和性能特点 | 第23-24页 |
| ·AD9288 的时钟输入 | 第24-25页 |
| ·AD9288 的数据输出 | 第25-26页 |
| ·中央控制器 FPGA 模块 | 第26-35页 |
| ·FPGA 简介 | 第26-28页 |
| ·Altera FPGA 器件编号说明 | 第28页 |
| ·Cyclone Ⅲ系列芯片的主要特性 | 第28-30页 |
| ·FPGA 的配置电路 | 第30-35页 |
| ·SSRAM 存储模块 | 第35-38页 |
| ·存储芯片选择 | 第35-36页 |
| ·SSRAM 的工作原理 | 第36-38页 |
| ·电源管理模块 | 第38-39页 |
| ·USB 读数模块 | 第39页 |
| ·高速 PCB 板设计 | 第39-44页 |
| 4 输入信号特性分析 | 第44-54页 |
| ·T 型和Π型衰减电路分析 | 第44-47页 |
| ·示波器探头原理 | 第47-51页 |
| ·示波器探头概述 | 第47页 |
| ·探头衰减电路对信号频率特性的分析 | 第47-49页 |
| ·探头衰减电路的校准 | 第49-51页 |
| ·系统衰减电路调试 | 第51-54页 |
| 5 系统整体逻辑设计 | 第54-66页 |
| ·FPGA 设计流程 | 第54-57页 |
| ·系统顶层逻辑设计图 | 第57-61页 |
| ·系统控制模块 | 第58-59页 |
| ·PLL 时钟产生模块 | 第59-60页 |
| ·数据读写模块 | 第60-61页 |
| ·系统中时序约束的应用 | 第61-66页 |
| ·时序分析的基本概念 | 第61-63页 |
| ·TimeQuest 时序约束和分析流程 | 第63-64页 |
| ·系统时序约束 | 第64-66页 |
| 6 系统调试 | 第66-69页 |
| ·硬件调试 | 第66-67页 |
| ·软件调试 | 第67-69页 |
| 7 总结 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第72-73页 |
| 致谢 | 第73页 |
