| 摘要 | 第1-9页 |
| ABSTRACT | 第9-18页 |
| 1 综述 | 第18-42页 |
| ·抗辐射加固的基本概念 | 第18-34页 |
| ·辐射的基本概念 | 第18-21页 |
| ·半导体器件的辐射效应 | 第21-23页 |
| ·辐射的损伤机制 | 第23-33页 |
| ·辐射的计量方式 | 第33-34页 |
| ·研究现状 | 第34-36页 |
| ·研究机构、会议和期刊 | 第34页 |
| ·抗辐射电子学的研究发展趋势 | 第34-36页 |
| ·集成电路加固方法概览 | 第36-40页 |
| ·器件级加固 | 第36-37页 |
| ·版图级加固 | 第37-38页 |
| ·电路级加固 | 第38-39页 |
| ·封装级加固 | 第39-40页 |
| ·研究内容和意义 | 第40页 |
| ·本文的研究范畴和章节安排 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 2 SRAM 针对SEU/MBU 的电路级加固 | 第42-60页 |
| ·SRAM 的常用电路级加固方案 | 第42-44页 |
| ·保护门技术及其在SRAM 抗辐射设计中的应用 | 第44-45页 |
| ·SRAM 单元加固技术的仿真和分析 | 第45-58页 |
| ·研究对象 | 第45-48页 |
| ·SPICE 仿真的准备和步骤 | 第48-49页 |
| ·仿真结果 | 第49-56页 |
| ·SRAM 单元加固设计的仿真研究结论 | 第56页 |
| ·SRAM 单元加固设计的电路面积代价分析 | 第56-58页 |
| ·本章小结 | 第58-60页 |
| 3 D 触发器针对SEU/SET 的电路级加固 | 第60-74页 |
| ·D 触发器的常用电路级加固方案 | 第60-62页 |
| ·保护门技术及其在D 触发器抗辐射设计中的应用 | 第62-63页 |
| ·D 触发器加固技术的方针和分析 | 第63-72页 |
| ·研究对象 | 第63-65页 |
| ·SPICE 仿真的准备和步骤 | 第65-66页 |
| ·仿真结果 | 第66-70页 |
| ·建立时间、保持时间和传播延迟测试 | 第70页 |
| ·D 触发器加固设计的仿真研究结论 | 第70-71页 |
| ·D 触发器加固设计的电路面积代价分析 | 第71-72页 |
| ·本章小结 | 第72-74页 |
| 4 MOS 器件针对单粒子效应的版图级加固 | 第74-106页 |
| ·阱电极加固的基本原理 | 第74-78页 |
| ·NMOS 阱电极加固技术的仿真和分析 | 第78-105页 |
| ·研究对象 | 第78-79页 |
| ·TCAD 仿真的准备和步骤 | 第79-81页 |
| ·TCAD 仿真的条件 | 第81-93页 |
| ·SET 宽度和传播能力的仿真分析 | 第93-99页 |
| ·阱电极优化方案的仿真分析 | 第99-104页 |
| ·MOS 器件针对单粒子效应的版图级加固的仿真研究结论 | 第104-105页 |
| ·本章小结 | 第105-106页 |
| 5 SRAM 的电路级和版图级双重加固 | 第106-114页 |
| ·引言 | 第106页 |
| ·SRAM 的版图级加固 | 第106-109页 |
| ·研究对象 | 第106-107页 |
| ·TCAD 仿真的条件 | 第107-108页 |
| ·仿真结果和研究结论 | 第108-109页 |
| ·DICE-SRAM 的版图级加固 | 第109-113页 |
| ·研究对象 | 第109-110页 |
| ·TCAD 仿真条件 | 第110-111页 |
| ·仿真结果和研究结论 | 第111-113页 |
| ·本章小结 | 第113-114页 |
| 6 全文总结 | 第114-116页 |
| 参考文献 | 第116-120页 |
| 致谢 | 第120-122页 |
| 攻读硕士学位期间已发表或录用的论文 | 第122页 |