| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-17页 |
| ·移动通信的技术发展概述 | 第9-10页 |
| ·移动通信发展史 | 第9页 |
| ·我国移动通信的发展 | 第9-10页 |
| ·TD-LTE通信系统概述 | 第10-12页 |
| ·TD-LTE的引入背景 | 第10-11页 |
| ·TD-LTE的技术指标 | 第11页 |
| ·TD-LTE空中接口的关键技术 | 第11-12页 |
| ·Femtocell概述 | 第12-14页 |
| ·Femtocell的应用场景 | 第12页 |
| ·Femtocell的技术特点 | 第12-13页 |
| ·Femtocell的发展前景 | 第13-14页 |
| ·DSP项目开发流程概述 | 第14-15页 |
| ·论文的研究价值及主要安排 | 第15-17页 |
| ·文章的主要贡献 | 第15页 |
| ·本文的研究范围及结构 | 第15-17页 |
| 第2章 TD-LTE系统简介和FEMTOCELL仿真平台的设计 | 第17-39页 |
| ·LTE技术特点 | 第17-20页 |
| ·LTE系统的总体目标 | 第17页 |
| ·LTE系统性能需求 | 第17-19页 |
| ·LTE物理层概述 | 第19-20页 |
| ·LTE系统中的复用与信道编码技术 | 第20-31页 |
| ·循环冗余检验(CRC)计算 | 第20-21页 |
| ·码块分割及码块CRC添加 | 第21-23页 |
| ·信道编码 | 第23-28页 |
| ·速率匹配 | 第28-30页 |
| ·码块级联 | 第30-31页 |
| ·TD-LTE Femtocell系统设计 | 第31-38页 |
| ·Femtocell在E-UTRAN中的位置 | 第31页 |
| ·Femtocell系统参数设定 | 第31-32页 |
| ·系统功能分解和平台设计 | 第32-34页 |
| ·系统处理速率推算 | 第34-35页 |
| ·处理算法的进一步优化 | 第35-38页 |
| ·本章小结 | 第38-39页 |
| 第3章 多核DSP开发技术 | 第39-57页 |
| ·并行计算技术 | 第39-43页 |
| ·并行性基本概念 | 第39-40页 |
| ·并行性的开发策略 | 第40-41页 |
| ·并行计算机系统的加速比 | 第41页 |
| ·SIMD阵列处理机 | 第41-43页 |
| ·PicoChip多核DSP平台 | 第43-49页 |
| ·PicoArray架构 | 第43-44页 |
| ·AE处理能力分析 | 第44-46页 |
| ·多核通信 | 第46页 |
| ·pico外部设备 | 第46-47页 |
| ·Pico平台软件开发 | 第47-49页 |
| ·从仿真到硬件 | 第49-51页 |
| ·从线性程序结构到状态机设计 | 第50页 |
| ·从浮点算法到定点算法 | 第50页 |
| ·从非实时到实时系统 | 第50-51页 |
| ·从无限到有限的系统资源 | 第51页 |
| ·处理时间优化方法 | 第51-53页 |
| ·链路级并行 | 第51-52页 |
| ·模块级并行 | 第52页 |
| ·流程级并行 | 第52页 |
| ·系统时序设计 | 第52-53页 |
| ·代码空间优化方法 | 第53-54页 |
| ·系统异常处理方法 | 第54-55页 |
| ·死锁的预防 | 第54-55页 |
| ·异常信息的收集 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第4章 FEMTOCELL发送端比特处理的多核DSP实现 | 第57-87页 |
| ·Femtocell硬件系统模块设计 | 第57-64页 |
| ·系统设计及发送端比特处理在系统中的位置 | 第57-59页 |
| ·发送端比特处理系统设计 | 第59-64页 |
| ·Femtocell子模块设计与实现 | 第64-77页 |
| ·控制子模块设计与实现 | 第64-68页 |
| ·CRC处理模块设计与实现 | 第68-72页 |
| ·速率匹配模块设计与实现 | 第72-77页 |
| ·系统集成和综合测试 | 第77-85页 |
| ·系统集成 | 第77-78页 |
| ·系统测试 | 第78-85页 |
| ·本章小结 | 第85-87页 |
| 第5章 论文总结 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 致谢 | 第90-91页 |
| 硕士研究生在读期间发表论文 | 第91页 |