| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题研究的背景和意义 | 第9页 |
| ·动态参数测试系统的发展现状 | 第9-11页 |
| ·虚拟仪器技术 | 第11-13页 |
| ·虚拟仪器技术概述 | 第11-12页 |
| ·基于虚拟仪器的动态参数测试技术 | 第12-13页 |
| ·PCI接口总线 | 第13-14页 |
| ·本文主要内容 | 第14-15页 |
| 第2章 系统方案设计及硬件电路实现 | 第15-32页 |
| ·采集系统性能指标 | 第15页 |
| ·系统硬件方案设计和关键芯片选择 | 第15-18页 |
| ·关键芯片选择 | 第15-16页 |
| ·系统硬件设计方案 | 第16-17页 |
| ·各功能模块介绍 | 第17-18页 |
| ·模拟单元 | 第18-21页 |
| ·A/D转换模块及其外围电路 | 第18-19页 |
| ·触发电路 | 第19-21页 |
| ·存储单元 | 第21-27页 |
| ·DDR SDRAM概述 | 第21-22页 |
| ·DDR SDRAM的主要特性 | 第22-24页 |
| ·基于FPGA的DDR SDRAM接口实现 | 第24-27页 |
| ·接口单元 | 第27-31页 |
| ·PCI 9030 与PCI总线接口的设计 | 第28-29页 |
| ·PCI 9030 与FPGA的接口设计 | 第29-30页 |
| ·PCI 9030 的配置 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 基于FPGA的控制模块实现 | 第32-48页 |
| ·硬件描述语言概述 | 第32页 |
| ·多种EDA工具的协同设计 | 第32-33页 |
| ·控制模块的FPGA实现 | 第33-46页 |
| ·验证平台(TestBench)的搭建 | 第34-35页 |
| ·主状态机 | 第35-36页 |
| ·输入缓冲及位数变换单元 | 第36-38页 |
| ·DDR SDRAM控制器设计 | 第38-45页 |
| ·DDR SDRAM控制器的地址产生 | 第45页 |
| ·输出缓冲及位数变换单元 | 第45-46页 |
| ·利用SignalTapⅡ下载调试程序 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 时序约束和时序分析 | 第48-61页 |
| ·静态时序分析概述 | 第48-52页 |
| ·静态时序分析和动态时序分析 | 第48页 |
| ·进行时序约束和优化的重要性 | 第48-49页 |
| ·时序约束和时序分析基础 | 第49-52页 |
| ·利用TimeQuest Timing Analyzer进行时序约束 | 第52-57页 |
| ·检查的时序类型 | 第53-54页 |
| ·时钟约束策略 | 第54-55页 |
| ·多时钟域的时序约束策略 | 第55-57页 |
| ·分析结果 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第5章 应用程序设计 | 第61-73页 |
| ·软件开发平台的选择 | 第61-62页 |
| ·驱动程序和应用程序的链接 | 第62-63页 |
| ·动态链接库技术 | 第62-63页 |
| ·在应用程序中调用DLL | 第63页 |
| ·基于LabWindows/CVI的应用程序开发 | 第63-67页 |
| ·LabWindows/CVI程序设计方法 | 第64-65页 |
| ·各控制面板介绍 | 第65-67页 |
| ·数据分析和处理 | 第67-72页 |
| ·数字滤波 | 第67页 |
| ·时域分析 | 第67-68页 |
| ·频域分析 | 第68-70页 |
| ·数据处理部分结果 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 第6章 系统测试 | 第73-79页 |
| ·采集系统寄存器分配 | 第73页 |
| ·上位机命令 | 第73-74页 |
| ·测试流程 | 第74-75页 |
| ·系统修正 | 第75-77页 |
| ·精度测试 | 第77-78页 |
| ·本章小结 | 第78-79页 |
| 结论 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 攻读学位期间发表的学术论文 | 第83-86页 |
| 致谢 | 第86页 |