| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·研究背景及其意义 | 第10页 |
| ·DDR2 SDRAM的特点和区别 | 第10-12页 |
| ·本工作的内容和意义 | 第12-14页 |
| ·研究内容 | 第12-13页 |
| ·本工作的研究意义 | 第13页 |
| ·论文结构 | 第13-14页 |
| 第二章 DDR2 SDRAM结构及基本操作 | 第14-28页 |
| ·DDR2 SDRAM的基本结构及外部引脚结构 | 第14-17页 |
| ·DDR2 SDRAM基本结构 | 第14-15页 |
| ·DDR2 SDRAM外部管脚介绍 | 第15-16页 |
| ·DDR2 SDRAM的读写操作原理 | 第16-17页 |
| ·初始化过程 | 第17-21页 |
| ·初始化过程 | 第17-18页 |
| ·DDR2 SDRAM控制器状态转移 | 第18-20页 |
| ·模式寄存器 | 第20页 |
| ·扩展模式寄存器 | 第20-21页 |
| ·各种基本指令 | 第21-23页 |
| ·预充电命令 | 第21页 |
| ·自动刷新命令 | 第21-22页 |
| ·激活命令 | 第22页 |
| ·读命令 | 第22页 |
| ·写命令 | 第22-23页 |
| ·Nop命令 | 第23页 |
| ·读写时序 | 第23-28页 |
| ·DDR2 SDRAM的读操作 | 第23-24页 |
| ·DDR2 SDRAM的写操作 | 第24页 |
| ·连续式突发读写 | 第24-28页 |
| 第三章 基于Verilog语言DDR2 SDRAM控制器的实现 | 第28-44页 |
| ·硬件描述语言简介 | 第28页 |
| ·DDR2 SDRAM控制器的系统设计 | 第28-30页 |
| ·控制器的模块划分 | 第28-29页 |
| ·三大主要模块之间的关系 | 第29-30页 |
| ·控制模块的实现 | 第30-37页 |
| ·初始化模块 | 第31-35页 |
| ·读写执行模块 | 第35-36页 |
| ·输出命令的实现 | 第36-37页 |
| ·数据通道模块 | 第37-40页 |
| ·写通道 | 第37-38页 |
| ·读通道 | 第38-40页 |
| ·I/O模块 | 第40-44页 |
| ·写接口设计 | 第41-42页 |
| ·读接口设计 | 第42-44页 |
| 第四章 DDR2 SDRAM控制器的测试与验证 | 第44-60页 |
| ·功能前仿验证 | 第44-55页 |
| ·验证平台的搭建 | 第44-47页 |
| ·基于Modelsim软件的功能验证 | 第47-55页 |
| ·基于QuartusII软件的FPGA验证 | 第55-60页 |
| ·设计文件的输入 | 第56-57页 |
| ·设计约束的输入 | 第57页 |
| ·综合 | 第57-60页 |
| 第五章 总结与展望 | 第60-62页 |
| ·总结 | 第60页 |
| ·不足和展望 | 第60-62页 |
| 致谢 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 读者在读期间的成果 | 第66-67页 |