基于PowerPC体系结构的向量整数单元设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·题目来源及背景 | 第7页 |
| ·国内外同类课题研究现状 | 第7-8页 |
| ·本课题的研究内容 | 第8页 |
| ·本课题采用的设计方法 | 第8-9页 |
| 第二章 向量整数单元结构 | 第9-13页 |
| ·POWERPC体系结构 | 第9-10页 |
| ·向量整数单元的结构、流水线 | 第10-11页 |
| ·指令集概述 | 第11-13页 |
| ·向量简单定点单元主要负责执行三大类指令 | 第12页 |
| ·向量复杂定点单元主要负责执行四大类指令 | 第12-13页 |
| 第三章 向量简单定点单元 | 第13-27页 |
| ·向量简单定点单元设计 | 第13-22页 |
| ·向量简单定点单元结构 | 第13页 |
| ·动态电路加法算法 | 第13-15页 |
| ·四位加法电路设计与实现 | 第15-19页 |
| ·向量简单定点单元加法电路设计与实现 | 第19-22页 |
| ·减法电路设计与实现 | 第22-24页 |
| ·时钟电路设计 | 第24-27页 |
| ·门控时钟原理 | 第24-25页 |
| ·向量简单定点单元时钟设计 | 第25-26页 |
| ·延时驱动电路 | 第26-27页 |
| 第四章 向量复杂定点单元 | 第27-47页 |
| ·向量复杂定点单元结构 | 第27-28页 |
| ·BOOTH算法与电路设计 | 第28-34页 |
| ·Booth算法原理 | 第28-32页 |
| ·延时分析 | 第32-33页 |
| ·Booth选择电路设计 | 第33-34页 |
| ·部分积与华莱士压缩 | 第34-41页 |
| ·部分积生成 | 第34-36页 |
| ·华莱士压缩电路结构 | 第36-37页 |
| ·压缩电路设计 | 第37-40页 |
| ·压缩电路仿真分析 | 第40-41页 |
| ·全加法器设计 | 第41-47页 |
| ·全加器算法 | 第41-43页 |
| ·四位全加电路设计与实现 | 第43-45页 |
| ·四位加法电路仿真分析 | 第45页 |
| ·32 位加法电路结构实现 | 第45-46页 |
| ·溢出处理 | 第46-47页 |
| 第五章 功能仿真与验证 | 第47-57页 |
| ·验证方案 | 第47页 |
| ·基本单元验证 | 第47-51页 |
| ·四位超前进位加法器的延时分析 | 第48页 |
| ·电荷泄漏、电荷分享效应分析 | 第48-50页 |
| ·Booth译码器功能验证 | 第50-51页 |
| ·4:2 压缩加法器的功能验证 | 第51页 |
| ·功能模块验证 | 第51-54页 |
| ·加法、减法使能验证 | 第52页 |
| ·基于字节，基于半字，基于字宽的数据处理验证 | 第52-53页 |
| ·结果溢出处理验证 | 第53-54页 |
| ·系统及验证 | 第54-57页 |
| ·向量整数单元使能配置验证 | 第55页 |
| ·向量频率配置验证 | 第55页 |
| ·向量状态控制寄存器（VSCR）溢出位验证 | 第55-57页 |
| 第六章 后端仿真与分析 | 第57-65页 |
| ·版图的布局规划 | 第57-59页 |
| ·后端仿真分析 | 第59-65页 |
| ·后端仿真流程 | 第59-61页 |
| ·三种拐点下的时钟波形 | 第61页 |
| ·动态时钟电路验证 | 第61-62页 |
| ·4:2 压缩电路 | 第62-65页 |
| 结束语 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 研究成果 | 第73-74页 |
