| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·网络处理器概述 | 第9-10页 |
| ·网络处理器的发展 | 第10-11页 |
| ·本论文的主要工作与成果 | 第11-12页 |
| ·本论文的结构安排 | 第12-13页 |
| 第二章 XDNP 网络处理器的组成结构与状态寄存器说明 | 第13-27页 |
| ·多核共享网络处理器的基本结构与功能模块描述 | 第13-21页 |
| ·多线程包处理引擎 | 第14-16页 |
| ·存储控制模块 | 第16-18页 |
| ·FBI 模块 | 第18-20页 |
| ·片外双以太网络接口模块 | 第20-21页 |
| ·子模块的状态寄存器说明 | 第21-25页 |
| ·多线程包处理引擎的状态寄存器 | 第21-22页 |
| ·FBI 单元模块功能的状态寄存器 | 第22页 |
| ·存储控制模块的状态寄存器 | 第22-23页 |
| ·片外双以太网络接口设备的状态寄存器 | 第23-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 XDNP 的初始化配置研究与定制控制处理器的设计 | 第27-57页 |
| ·多核共享网络处理器配置的详细过程 | 第27-48页 |
| ·多线程包处理引擎的初始化配置 | 第27-32页 |
| ·多线程包处理引擎的初始化配置 | 第27-30页 |
| ·多线程包处理引擎的微码加载 | 第30-32页 |
| ·缺省路由表的配置 | 第32-38页 |
| ·缺省路由表的算法基础 | 第32-34页 |
| ·缺省路由表的建立过程详解 | 第34-38页 |
| ·数据接口模块的初始化配置 | 第38-46页 |
| ·片内FBI 模块的初始化配置 | 第38-41页 |
| ·片外双以太接口设备的初始化配置 | 第41-46页 |
| ·存储控制模块的初始化配置 | 第46-47页 |
| ·SRAM 控制器的初始化配置 | 第46-47页 |
| ·SDRAM 控制器的初始化配置 | 第47页 |
| ·XDNP 初始化配置总结 | 第47-48页 |
| ·参数配置控制单元设计 | 第48-54页 |
| ·定制控制处理器模块的设计思想 | 第49-50页 |
| ·定制控制处理器模块对各子模块状态寄存器的配置 | 第50-51页 |
| ·定制控制处理器模块对缺省路由表的建立 | 第51-52页 |
| ·定制控制处理器模块对微码的加载 | 第52-53页 |
| ·定制控制处理器的工作过程 | 第53-54页 |
| ·本章小结 | 第54-57页 |
| 第四章 FPGA 验证平台的搭建与初始化配置验证 | 第57-69页 |
| ·开发环境与仿真验证工具 | 第57-60页 |
| ·FPGA 概述 | 第57页 |
| ·Xilinx 的Virtex-4 FPGA 平台 | 第57-59页 |
| ·方案验证工具 | 第59-60页 |
| ·XDNP 子模块在FPGA 平台上的初始化验证 | 第60-67页 |
| ·SRAM 控制器初始化的FPGA 验证 | 第60-64页 |
| ·SDRAM 控制器初始化的FPGA 验证 | 第64-65页 |
| ·MAC 设备初始化的FPGA 验证 | 第65-67页 |
| ·XDNP 系统在FPGA 平台上的验证 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75-76页 |
