X-DSP串行接口部件的设计与实现
摘要 | 第1-13页 |
ABSTRACT | 第13-14页 |
第一章 绪论 | 第14-17页 |
·课题研究背景及意义 | 第14-15页 |
·课题研究的主要内容和成果 | 第15-16页 |
·文章的组织结构 | 第16-17页 |
第二章 DSP串口概述 | 第17-26页 |
·串口通信原理 | 第17页 |
·DSP片上串口的发展趋势 | 第17-21页 |
·标准串口 | 第18-19页 |
·缓冲串口 | 第19-20页 |
·时分复用串口 | 第20-21页 |
·多通道缓冲串口 | 第21页 |
·与DSP串口通信的其他串行设备 | 第21-25页 |
·本章小结 | 第25-26页 |
第三章 X-DSP串行接口部件的总体结构设计 | 第26-34页 |
·X-DSP总体结构概述 | 第26-27页 |
·X-DSP串行接口部件的总体设计方案 | 第27-32页 |
·总体结构 | 第27-28页 |
·工作流程 | 第28-29页 |
·接口定义 | 第29-30页 |
·寄存器定义与寻址方式 | 第30-32页 |
·X-DSP串行接口部件的功能模块划分 | 第32-33页 |
·本章小结 | 第33-34页 |
第四章 X-DSP串行接口部件基本功能模块设计 | 第34-57页 |
·发送器模块设计 | 第34-40页 |
·发送器数据通路设计 | 第34-35页 |
·发送器控制通路设计 | 第35-37页 |
·发送帧长控制 | 第37-38页 |
·发送字长控制 | 第38-40页 |
·接收器模块设计 | 第40-46页 |
·接收器数据通路设计 | 第40页 |
·接收器控制通路设计 | 第40-42页 |
·数据延迟控制逻辑 | 第42-43页 |
·RJUST模块设计 | 第43-46页 |
·时钟和帧同步信号的产生 | 第46-52页 |
·时钟和帧同步信号的产生控制电路 | 第46-49页 |
·采样率产生器设计 | 第49-52页 |
·中断和事件信号产生 | 第52-54页 |
·中断信号产生电路 | 第52-53页 |
·事件信号产生电路 | 第53-54页 |
·异步信号的同步化处理 | 第54-56页 |
·本章小结 | 第56-57页 |
第五章 X-DSP串行接口部件扩展功能模块设计 | 第57-78页 |
·时钟停止模式模块设计 | 第57-61页 |
·SPI协议 | 第57-58页 |
·四种时钟停止模式 | 第58-59页 |
·时钟停止模式电路设计 | 第59-61页 |
·压缩扩展模块设计 | 第61-66页 |
·μ律压缩扩展算法 | 第61-63页 |
·A律压缩扩展算法 | 第63-64页 |
·压缩模块设计 | 第64-65页 |
·扩展模块设计 | 第65-66页 |
·多通道控制逻辑设计 | 第66-73页 |
·接收多通道模块逻辑设计 | 第67-70页 |
·发送多通道模块逻辑设计 | 第70-73页 |
·A-bis模式模块设计 | 第73-77页 |
·A-bis接收模块设计 | 第74-75页 |
·A-bis发送模块设计 | 第75-77页 |
·本章小结 | 第77-78页 |
第六章 版图设计 | 第78-88页 |
·版图设计流程 | 第78-79页 |
·布局规划 | 第79-80页 |
·单元版图设计 | 第80-82页 |
·全局版图设计 | 第82-84页 |
·规则检查 | 第84-86页 |
·参数提取 | 第86-87页 |
·本章小结 | 第87-88页 |
第七章 功能验证 | 第88-103页 |
·验证方案 | 第88-89页 |
·串行接口部件的系统级验证 | 第89-102页 |
·DLB通路的验证 | 第90-92页 |
·串口间的数据传输功能验证 | 第92-94页 |
·时钟停止模式验证 | 第94-96页 |
·多通道传输方式验证 | 第96-98页 |
·A-bis传输方式验证 | 第98-99页 |
·串口bootloader引导验证 | 第99-102页 |
·本章小结 | 第102-103页 |
第八章 结束语 | 第103-105页 |
致谢 | 第105-106页 |
参考文献 | 第106-108页 |
作者在学期间取得的学术成果 | 第108-109页 |
附录 串口控制寄存器功能说明 | 第109-113页 |