| 摘要 | 第1-7页 |
| ABSTRACT | 第7-18页 |
| 第一章 绪论 | 第18-34页 |
| ·高性能数字信号处理器VLSI设计面临的挑战 | 第18-19页 |
| ·为什么要采用余数系统 | 第19-21页 |
| ·基于RNS的DSP系统结构与关键技术 | 第21-22页 |
| ·余数系统研究现状 | 第22-31页 |
| ·余数基构建 | 第22-23页 |
| ·模加法器设计 | 第23-25页 |
| ·余数系统与二进制系统转换 | 第25-27页 |
| ·余数基扩展 | 第27页 |
| ·余数系统数值缩放 | 第27-29页 |
| ·余数系统检测问题 | 第29-31页 |
| ·其它有关RNS的研究 | 第31页 |
| ·本文主要研究内容及贡献 | 第31-33页 |
| ·论文结构及内容安排 | 第33-34页 |
| 第二章 理论基础与设计分析方法简介 | 第34-44页 |
| ·引言 | 第34页 |
| ·数值表征系统 | 第34-36页 |
| ·基于位置权重的数值表征系统 | 第34-35页 |
| ·余数系统 | 第35-36页 |
| ·余数系统理论基础 | 第36-41页 |
| ·余数的代数性质 | 第36-38页 |
| ·中国剩余定理及其推论 | 第38-40页 |
| ·混合基转换 | 第40-41页 |
| ·设计实现与分析方法简介 | 第41-43页 |
| ·设计与实现方法 | 第41页 |
| ·基于单位门模型的分析方法 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第三章 余数基构建与评估方法研究 | 第44-55页 |
| ·引言 | 第44页 |
| ·余数基性能评估方法研究 | 第44-48页 |
| ·余数基的动态范围利用率 | 第44-45页 |
| ·余数基的并行度 | 第45-46页 |
| ·余数基的平衡度 | 第46-47页 |
| ·模加法器设计效率分析 | 第47-48页 |
| ·常见余数基性能分析 | 第48-52页 |
| ·一种新的多通道余数基构建方法 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 第四章 模加法器设计与实现 | 第55-76页 |
| ·引言 | 第55-56页 |
| ·模加法运算基本定义 | 第56-57页 |
| ·并行前缀加法 | 第57-59页 |
| ·基于前缀运算和进位修正的模2~n-2~k-1加法器设计 | 第59-70页 |
| ·数据预处理 | 第60-61页 |
| ·进位生成 | 第61-62页 |
| ·进位修正 | 第62-67页 |
| ·求和运算 | 第67-68页 |
| ·VLSI实现结构与设计实例 | 第68-70页 |
| ·性能分析与比较 | 第70-74页 |
| ·性能分析 | 第71-72页 |
| ·性能对比 | 第72-74页 |
| ·本章小结 | 第74-76页 |
| 第五章 余数系统数值缩放研究 | 第76-97页 |
| ·引言 | 第76页 |
| ·余数系统数值缩放研究 | 第76-91页 |
| ·余数系统数值缩放基本定义与分类 | 第76-77页 |
| ·余数系统通用数值缩放算法研究 | 第77-84页 |
| ·基扩展 | 第84-87页 |
| ·余数系统2~n缩放VLSI实现及性能分析 | 第87-88页 |
| ·基为{2~n-1,2~n,2~n+1}的RNS 2~n数值缩放 | 第88-91页 |
| ·基于数值缩放的R/B转换 | 第91-95页 |
| ·无符号RNS整数R/B转换 | 第92-93页 |
| ·有符号RNS整数R/B转换 | 第93-94页 |
| ·性能分析 | 第94-95页 |
| ·本章小结 | 第95-97页 |
| 第六章 余数系统检测问题研究 | 第97-107页 |
| ·引言 | 第97页 |
| ·余数系统检测问题间的相互关系 | 第97-101页 |
| ·以符号检测为基础 | 第97-99页 |
| ·以大小比较为基础 | 第99-100页 |
| ·以奇偶检测为基础 | 第100-101页 |
| ·基为{2~n-1,2~n+1,2~(2n)+1}的余数系统奇偶检测 | 第101-106页 |
| ·无符号与有符号RNS整数奇偶性 | 第101-102页 |
| ·基于CRT和MRC的奇偶检测方法 | 第102-106页 |
| ·性能分析 | 第106页 |
| ·本章小结 | 第106-107页 |
| 第七章 余数系统在通信及信号处理中的应用 | 第107-121页 |
| ·引言 | 第107页 |
| ·基于RNS的FIR滤波器设计 | 第107-109页 |
| ·基于RNS的FIR滤波器结构 | 第107页 |
| ·VLSI实现及性能分析 | 第107-109页 |
| ·基于RNS的B3G TDD下行链路OFDM解调关键单元设计 | 第109-120页 |
| ·B3G TDD下行链路简介 | 第109-111页 |
| ·基于RNS的OFDM接收同步与解调设计 | 第111-117页 |
| ·性能分析 | 第117-120页 |
| ·本章小结 | 第120-121页 |
| 第八章 全文总结 | 第121-124页 |
| ·本文贡献 | 第121-122页 |
| ·下一步工作建议及研究方向 | 第122-124页 |
| 致谢 | 第124-125页 |
| 参考文献 | 第125-135页 |
| 作者攻博期间的研究成果 | 第135-137页 |
| 作者在攻博期间参加的主要科研项目 | 第137-138页 |
