Link-22数据链信号源的设计及FPGA实现
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 1 绪论 | 第8-12页 |
| 1.1 项目背景与意义 | 第8-9页 |
| 1.2 国内外现状综述 | 第9-10页 |
| 1.3 论文内容与结构 | 第10-12页 |
| 2 Link-22数据链 | 第12-22页 |
| 2.1 TDMA结构 | 第12-13页 |
| 2.2 Link-22数据链工作模式 | 第13-15页 |
| 2.2.1 定频模式 | 第13-14页 |
| 2.2.2 跳频模式 | 第14-15页 |
| 2.3 Link-22报文 | 第15-21页 |
| 2.3.1 F系列字结构 | 第15-18页 |
| 2.3.2 报文功能 | 第18-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 Link-22数据链信号源的设计 | 第22-56页 |
| 3.1 Link-22数据链信号源的组成 | 第22-23页 |
| 3.2 加密技术 | 第23-25页 |
| 3.2.1 m序列原理 | 第23-24页 |
| 3.2.2 加密模块FPGA设计 | 第24-25页 |
| 3.3 RS编码 | 第25-27页 |
| 3.3.1 RS编码原理 | 第25页 |
| 3.3.2 RS(96,76)编码的FPGA实现 | 第25-27页 |
| 3.4 交织 | 第27-30页 |
| 3.4.1 块交织原理 | 第27-28页 |
| 3.4.2 块交织FPGA实现 | 第28-30页 |
| 3.5 时隙封装 | 第30-32页 |
| 3.5.1 时隙封装实现原理 | 第30页 |
| 3.5.2 时隙封装FPGA实现 | 第30-32页 |
| 3.6 调制方式 | 第32-51页 |
| 3.6.1 成型滤波器 | 第32-36页 |
| 3.6.2 调制原理 | 第36-39页 |
| 3.6.3 调制实现 | 第39-51页 |
| 3.7 跳频技术 | 第51-53页 |
| 3.7.1 跳频原理 | 第51-52页 |
| 3.7.2 跳频设计 | 第52-53页 |
| 3.8 控制单元 | 第53-55页 |
| 3.9 本章小结 | 第55-56页 |
| 4 硬件实现与测试 | 第56-76页 |
| 4.1 项目总体指标 | 第56-57页 |
| 4.2 硬件设计 | 第57-60页 |
| 4.2.1 硬件原理图与PCB | 第57-59页 |
| 4.2.2 核心芯片介绍 | 第59-60页 |
| 4.3 项目指标测试 | 第60-74页 |
| 4.3.1 调制方式测试 | 第62-71页 |
| 4.3.2 射频步进测试 | 第71-72页 |
| 4.3.3 跳频测试 | 第72-73页 |
| 4.3.4 传输波形测试 | 第73-74页 |
| 4.4 测试分析 | 第74-75页 |
| 4.5 本章小结 | 第75-76页 |
| 5 总结与展望 | 第76-78页 |
| 致谢 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 附录 | 第84页 |
| A.作者在攻读学位期间发表的论文及专利目录 | 第84页 |
| B.作者在攻读学位期间参加的科研项目目录 | 第84页 |
| C.作者在攻读学位期间获奖情况 | 第84页 |
