| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第14-19页 |
| 1.1 课题研究背景及意义 | 第14-15页 |
| 1.2 容栅技术国内外研究状况及发展趋势 | 第15-17页 |
| 1.3 论文主要研究内容及章节安排 | 第17-19页 |
| 第2章 容栅式位移测量系统工作机理 | 第19-26页 |
| 2.1 线型容栅传感器结构与耦合关系 | 第19-20页 |
| 2.2 容栅传感器等效电路法分析 | 第20-24页 |
| 2.3 鉴相型测量电路的构成 | 第24-25页 |
| 2.4 小结 | 第25-26页 |
| 第3章 容栅传感器优化设计及系统方案确定 | 第26-36页 |
| 3.1 基于Ansoft Maxwell的容栅传感器电磁场有限元分析 | 第26-29页 |
| 3.1.1 有限元分析法介绍 | 第26页 |
| 3.1.2 Ansoft软件建模步骤 | 第26-28页 |
| 3.1.3 结果输出与分析 | 第28-29页 |
| 3.2 容栅尺的制作 | 第29-31页 |
| 3.2.1 静栅 | 第29-30页 |
| 3.2.2 动栅 | 第30-31页 |
| 3.3 容栅传感器激励电压分析 | 第31-34页 |
| 3.3.1 理论依据：傅里叶变换 | 第31-32页 |
| 3.3.2 分析工具MATLAB | 第32页 |
| 3.3.3 波形比较 | 第32-34页 |
| 3.4 测量方案的确定 | 第34-35页 |
| 3.5 小结 | 第35-36页 |
| 第4章 容栅位移测量系统硬件模块设计 | 第36-50页 |
| 4.1 信号处理电路设计 | 第36-39页 |
| 4.1.1 带通滤波器 | 第36-38页 |
| 4.1.2 整形电路 | 第38-39页 |
| 4.2 STM32微控制器选型 | 第39-41页 |
| 4.2.1 Cortex-M3内核 | 第39页 |
| 4.2.2 STM32微控制器 | 第39-41页 |
| 4.3 可编程逻辑控制器CPLD的选择 | 第41-43页 |
| 4.3.1 CPLD的结构 | 第41页 |
| 4.3.2 CPLD的选型 | 第41-43页 |
| 4.4 通信模块 | 第43-45页 |
| 4.4.1 STM32与CPLD之间通信 | 第43页 |
| 4.4.2 蓝牙模块与STM32通讯 | 第43-44页 |
| 4.4.3 液晶显示模块 | 第44-45页 |
| 4.5 硬件实现与PCB设计 | 第45-49页 |
| 4.5.1 设计流程 | 第45-46页 |
| 4.5.2 器件布局及布线 | 第46-48页 |
| 4.5.3 抗干扰设计 | 第48-49页 |
| 4.6 小结 | 第49-50页 |
| 第5章 基于MCU/CPLD的软件设计与实现 | 第50-73页 |
| 5.1 基于Quartus软件编程的数字鉴相器设计 | 第50-56页 |
| 5.1.1 测量系统的设计思想 | 第50-51页 |
| 5.1.2 数字鉴相及与门计数器模块 | 第51-53页 |
| 5.1.3 SPI接口方案设计 | 第53-56页 |
| 5.2 基于Keil的软件设计 | 第56-72页 |
| 5.2.1 STM32工程的建立 | 第57-58页 |
| 5.2.2 系统资源分配 | 第58-60页 |
| 5.2.3 主程序框架 | 第60-63页 |
| 5.2.4 中断程序模块 | 第63-64页 |
| 5.2.5 蓝牙通信及屏幕显示模块 | 第64-70页 |
| 5.2.6 数据存储模块 | 第70-72页 |
| 5.3 小结 | 第72-73页 |
| 第6章 系统调试与误差分析 | 第73-77页 |
| 6.1 系统调试 | 第73-75页 |
| 6.2 误差分析 | 第75-76页 |
| 6.3 小结 | 第76-77页 |
| 总结与展望 | 第77-79页 |
| 1、工作总结 | 第77页 |
| 2、主要创新点及前景展望 | 第77-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82页 |