高速数据存储器研制
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题来源及目的和意义 | 第10-11页 |
| 1.2 高速数据存储器的国内外发展现状 | 第11-14页 |
| 1.2.1 国外发展现状 | 第11-13页 |
| 1.2.2 国内发展现状 | 第13-14页 |
| 1.2.3 发展现状的分析 | 第14页 |
| 1.3 主要研究内容及论文结构 | 第14-15页 |
| 第2章 高速数据存储器方案设计 | 第15-28页 |
| 2.1 高速数据储存器技术要求 | 第15-16页 |
| 2.1.1 数字回波信号采集要求 | 第15页 |
| 2.1.2 数据存储要求 | 第15页 |
| 2.1.3 数据上传要求 | 第15-16页 |
| 2.1.4 其他要求 | 第16页 |
| 2.2 硬件总体方案设计 | 第16-25页 |
| 2.2.1 电源模块设计方案 | 第18-19页 |
| 2.2.2 LVDS接收电路设计方案 | 第19-21页 |
| 2.2.3 USB接口模块设计方案 | 第21-22页 |
| 2.2.4 大容量存储模块设计方案 | 第22-23页 |
| 2.2.5 高速缓存模块设计方案 | 第23-25页 |
| 2.2.6 主控电路设计方案 | 第25页 |
| 2.3 软件总体方案设计 | 第25-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第3章 关键交互接口的实现 | 第28-41页 |
| 3.1 LVDS接口电路设计 | 第28-33页 |
| 3.1.1 LVDS介绍 | 第28-29页 |
| 3.1.2 LVDS接收接口设计 | 第29-33页 |
| 3.2 USB接口模块设计 | 第33-37页 |
| 3.2.1 usb_fifo模块 | 第34-35页 |
| 3.2.2 down_load模块 | 第35-36页 |
| 3.2.3 cmd_decord模块 | 第36-37页 |
| 3.3 主控电路设计 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 大容量存储模块的实现 | 第41-54页 |
| 4.1 NANDFlash简介 | 第41-43页 |
| 4.2 NANDFlash的操作 | 第43-51页 |
| 4.2.1 Flash的四个基本操作 | 第43-45页 |
| 4.2.2 Flash就绪/忙状态的指示 | 第45页 |
| 4.2.3 Flash的控制命令 | 第45-51页 |
| 4.3 Flash控制逻辑的设计 | 第51-53页 |
| 4.3.1 Flash的初始化 | 第51-52页 |
| 4.3.2 Flash的编程逻辑 | 第52-53页 |
| 4.3.3 Flash的读逻辑 | 第53页 |
| 4.4 本章小结 | 第53-54页 |
| 第5章 高速数据存储器调试及验证 | 第54-65页 |
| 5.1 引言 | 第54页 |
| 5.2 测试需求分析 | 第54-55页 |
| 5.3 LVDS数据接收电路调试 | 第55-57页 |
| 5.4 数据存储速率和准确性测试 | 第57-62页 |
| 5.4.1 Flash读写速度测试 | 第58-60页 |
| 5.4.2 Flash误码测试 | 第60-62页 |
| 5.5 USB上传速度的测试 | 第62-63页 |
| 5.6 LVDS传输距离验证 | 第63页 |
| 5.7 调试过程中遇到的其他问题 | 第63-64页 |
| 5.8 本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 致谢 | 第71-72页 |
| 个人简历 | 第72页 |
