| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-25页 |
| 1.1 多速率滤波器组 | 第15-18页 |
| 1.1.1 多速率滤波器组发展动态 | 第15-16页 |
| 1.1.2 多速率滤波器组简介 | 第16-18页 |
| 1.2 调制滤波器组 | 第18-21页 |
| 1.2.1 调制滤波器组发展动态 | 第18-20页 |
| 1.2.2 调制滤波器组简介 | 第20-21页 |
| 1.3 FPGA及信道化简介 | 第21-22页 |
| 1.4 本文的主要工作 | 第22-25页 |
| 第二章 完全重构滤波器组算法研究 | 第25-53页 |
| 2.1 多速率滤波器组基础理论 | 第25-30页 |
| 2.1.1 抽取器性质 | 第25-27页 |
| 2.1.2 插值器性质 | 第27页 |
| 2.1.3 多速率滤波器组中的等效易位性质 | 第27-28页 |
| 2.1.4 多相分解与高效实现结构 | 第28-30页 |
| 2.2 M通道滤波器组的性质 | 第30-32页 |
| 2.2.1 M通道滤波器组输入输出关系 | 第30-32页 |
| 2.2.2 M通道滤波器组完全重构条件 | 第32页 |
| 2.3 经典完全重构滤波器组设计算法 | 第32-52页 |
| 2.3.1 M通道完全重构余弦调制滤波器组设计算法 | 第32-41页 |
| 2.3.2 任意长度完全重构余弦调制滤波器组设计算法 | 第41-48页 |
| 2.3.3 完全重构余弦调制及修正DFT滤波器组设计算法 | 第48-52页 |
| 2.4 小结 | 第52-53页 |
| 第三章 基于复指数调制完全重构滤波器组信道化技术 | 第53-63页 |
| 3.1 信道化参数及算法选择 | 第53-54页 |
| 3.2 基于复指数调制完全重构滤波器组算法 | 第54-58页 |
| 3.2.1 算法原理 | 第54-56页 |
| 3.2.2 实现过程 | 第56-57页 |
| 3.2.3 仿真结果 | 第57-58页 |
| 3.3 信道化方案制定及MATLAB仿真 | 第58-62页 |
| 3.3.1 信道化结构 | 第58-59页 |
| 3.3.2 信道化MATLAB浮点仿真 | 第59-62页 |
| 3.4 小结 | 第62-63页 |
| 第四章 完全重构滤波器组应用及验证 | 第63-73页 |
| 4.1 信道化FPGA整体设计 | 第63-64页 |
| 4.1.1 信道化硬件平台拓扑结构 | 第63页 |
| 4.1.2 数字分路FPGA软件设计 | 第63-64页 |
| 4.1.3 数字合路FPGA软件设计 | 第64页 |
| 4.2 数字合路FPGA实现 | 第64-68页 |
| 4.2.1 时钟模块 | 第64-65页 |
| 4.2.2 输入接.模块 | 第65页 |
| 4.2.3 数字合路模块 | 第65-68页 |
| 4.2.4 资源使用情况 | 第68页 |
| 4.3 调试验证 | 第68-72页 |
| 4.3.1 输入接.调试结果 | 第68-69页 |
| 4.3.2 2048点FFT模块调试结果 | 第69-70页 |
| 4.3.3 多相滤波模块调试结果 | 第70-71页 |
| 4.3.4 延迟相加模块调试结果 | 第71-72页 |
| 4.3.5 数字合路整体调试结果 | 第72页 |
| 4.4 小结 | 第72-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 研究总结 | 第73页 |
| 5.2 研究展望 | 第73-75页 |
| 参考文献 | 第75-81页 |
| 致谢 | 第81-83页 |
| 作者简介 | 第83-84页 |
