| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 本文研究背景 | 第11-12页 |
| 1.2 研究的目的和意义 | 第12-13页 |
| 1.3 国内外研究现状 | 第13-15页 |
| 1.4 本文的研究内容与论文结构 | 第15-17页 |
| 第二章 全数字锁相环的原理 | 第17-37页 |
| 2.1 模拟锁相环基本结构与工作原理 | 第17-19页 |
| 2.1.1 锁相环的基本结构 | 第17-18页 |
| 2.1.2 锁相环工作原理 | 第18-19页 |
| 2.2 锁相环的重要概念和关键参数 | 第19-20页 |
| 2.2.1 锁相环的重要概念 | 第19-20页 |
| 2.2.2 锁相环的关键参数 | 第20页 |
| 2.3 全数字锁相环的基本结构和工作原理 | 第20-32页 |
| 2.3.1 数字鉴相器 | 第21-25页 |
| 2.3.1.1 异或门鉴相器 | 第21-22页 |
| 2.3.1.2 JK触发鉴相器 | 第22-23页 |
| 2.3.1.3 双触发器结构的鉴频鉴相器 | 第23-25页 |
| 2.3.1.4 数字鉴相器的Z域模型 | 第25页 |
| 2.3.2 数字环路滤波器 | 第25-28页 |
| 2.3.2.1 随机徘徊序列滤波器 | 第26-27页 |
| 2.3.2.2 具有比例积分特性的数字环路滤波器 | 第27-28页 |
| 2.3.3 数控振荡器 | 第28-32页 |
| 2.3.3.1 增减计数器式数控振荡器 | 第28-29页 |
| 2.3.3.2 除N计数器式数控振荡器 | 第29-30页 |
| 2.3.3.3 循环累加型数控振荡器 | 第30-31页 |
| 2.3.3.4 数控振荡器的Z域模型 | 第31-32页 |
| 2.3.4 分频器 | 第32页 |
| 2.4 基于PI控制的全数字锁相环 | 第32-36页 |
| 2.4.1 基于PI控制的全数字锁相环的基本结构及其数学模型 | 第32-34页 |
| 2.4.2 基于PI控制全数字锁相环的性能分析 | 第34-36页 |
| 2.5 本章小结 | 第36-37页 |
| 第三章 新型全数字锁相环的结构研究与设计 | 第37-61页 |
| 3.1 新型全数字锁相环的整体结构与工作原理 | 第37-38页 |
| 3.2 全数字鉴相器的研究与设计 | 第38-43页 |
| 3.2.1 同步上升沿检测逻辑结构及工作原理 | 第40-41页 |
| 3.2.2 状态转移逻辑的工作原理 | 第41-42页 |
| 3.2.3 基于状态转移逻辑鉴相器的电路设计 | 第42-43页 |
| 3.3 自适应控制器研究与设计 | 第43-52页 |
| 3.3.1 频率测量电路的结构和工作原理 | 第44-45页 |
| 3.3.2 移位控制电路的设计 | 第45-47页 |
| 3.3.3 计数器初始置位电路的设计 | 第47-48页 |
| 3.3.4 自动变模电路的设计 | 第48-50页 |
| 3.3.5 自适应控制电路的整体电路与仿真 | 第50-52页 |
| 3.4 数字环路滤波器的研究与设计 | 第52-55页 |
| 3.4.1 调制电路 | 第53-54页 |
| 3.4.2 比例积分控制环节电路设计 | 第54-55页 |
| 3.4.3 数字环路滤波器整体电路仿真 | 第55页 |
| 3.5 数控振荡器的研究与设计 | 第55-58页 |
| 3.5.1 数控振荡器的电路设计 | 第56-57页 |
| 3.5.2 小数分频过程分析 | 第57页 |
| 3.5.3 数控振荡器的仿真 | 第57-58页 |
| 3.6 分频器的设计 | 第58-59页 |
| 3.7 本章小结 | 第59-61页 |
| 第四章 新型全数字锁相环的整体性能分析 | 第61-69页 |
| 4.1 锁相环的建模 | 第61页 |
| 4.2 锁相环的数学模型 | 第61-64页 |
| 4.2.1 锁相环各模块的数学模型 | 第61-63页 |
| 4.2.2 系统整体的数学模型 | 第63-64页 |
| 4.3 锁相环性能的理论分析 | 第64-66页 |
| 4.4 锁相环性能的仿真分析 | 第66-68页 |
| 4.5 环路参数的选取 | 第68页 |
| 4.6 本章小结 | 第68-69页 |
| 第五章 新型全数字锁相环的仿真验证与FPGA实现 | 第69-84页 |
| 5.1 全数字锁相环的整体电路实现 | 第69页 |
| 5.2 全数字锁相环的仿真 | 第69-72页 |
| 5.2.1 环路初始工作时的仿真验证 | 第70-71页 |
| 5.2.2 相位跟踪能力仿真验证 | 第71页 |
| 5.2.3 频率跟踪能力仿真验证 | 第71-72页 |
| 5.3 与传统ADPLL的比较 | 第72-74页 |
| 5.4 FPGA验证与实现 | 第74-83页 |
| 5.4.1 硬件实测波形 | 第74-78页 |
| 5.4.2 锁相环的实际应用 | 第78-83页 |
| 5.5 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 全文总结 | 第84-85页 |
| 6.2 后续工作展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士学位期间取得的成果 | 第90-91页 |
| 附录 | 第91-92页 |